首页> 中国专利> 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件

用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件

页面导航

摘要

一种集成电路模(die)和/或组件。描述一种具有衬底的设备,该衬底带有中央区域和外部区域。第一批电连接件在衬底的外部区域上以第一距离被隔开。第二批电连接件在衬底的中央区域上以小于第一距离的第二距离被隔开。

法律状态公告日

法律状态信息

法律状态
2011-07-27

未缴年费专利权终止 IPC(主分类):H01L23/498 授权公告日:20051026 终止日期:20100526 申请日:20000526

专利权的终止
2005-10-26

授权

授权
2002-07-17

公开

公开
2002-06-26

实质审查的生效

实质审查的生效

1. 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件 [P] . 中国专利： CN1359538A . 2002-07-17
2. 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路管芯和/或组件 [P] . 中国专利： CN1225023C . 2005.10.26
3. Integrated circuit and / or package having a variable pitch contact array to maximize the number of signal lines per wiring layer [P] . 日本专利： JP2003529203A . 2003-09-30

机译：具有可变间距触点阵列的集成电路和/或封装，以使每个布线层的信号线数量最大化
4. Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer [P] . AU5867800A . 2001-01-31

机译：具有可变间距触点阵列的集成电路管芯和/或封装，用于最大化每个路由层的信号线数量
5. Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer [P] . 美国专利： US7030479B2 . 2006-04-18

机译：具有可变节距触点阵列的集成电路管芯和/或封装，用于最大化每个布线层的信号线数量