在一个串行接口和一个处理器之间传输数据的接口电路和方法

摘要

经过一个串行接口传输来自和到达一个处理器的数据的接口电路,其中在串行接口和处理器之间布置一个先进先出存储器,以及适合于此的传输数据的方法,其中串行位方式地接收数据并且输入存储器中,处理器在那里字节方式地读出数据,或者处理器字节方式地把数据写入存储器中,并且从哪里可以位方式地发送数据。

说明书

本发明涉及经过一个串行接口传输来自和到达一个处理器的数据的接口电路，并且涉及在一个串行接口和一个处理器之间传输数据的方法。

本发明用于串行的、特别是到一个例如在一个芯片卡上布置的处理器的无线数据传输。本发明特别适合于在一个读卡机和一个无触点的、具有处理器的芯片卡之间的无线数据传输。

在这个应用情况下应当减轻处理器的负荷，因此可以使用一个缓慢计时的处理器。由此降低电流消耗(在现今流行的处理器中电流消耗与时钟频率成比例)。此外处理器应当尽可能频繁地和尽可能长期地接通在所谓睡眠或等待模式中，在这个模式中处理器不工作并因此基本上很少消耗电流。

根据目前的现有技术，借助于一个串行-并行或者并行-串行转换经过一个所谓的UART(通用异步收发机)通用的异步接收机和发送器实现在一个串行接口和一个处理器之间传输数据。这通常通过一个写寄存器在例如连接一个无线传输的收发两用机的一侧上实现。这个写寄存器可以位方式地写入(接收时)或者位方式地读出(发送时)。这个处理器必须在UART的另一侧上并行于并时间同步于应用的数据传输记录从UART中读取数据，或者提供这个记录使用(见图1和2)。这对处理器的实时能力提出相当高的要求。对处理器的实时能力的如此高的要求与这个要求相矛盾，即处理器应当尽可能少地消耗并且应当是尽可能廉价的。恰好在无触点的芯片卡中可以应用这样的处理器，其尽可能简单地并且尽可能缓慢地计时，因此消耗非常少的电流并且是非常廉价的。可是如此的处理器可能不满足上面提到的实时要求。

目前在现有技术中在无触点的芯片卡上因此使用一个方法，在该方法中处理器位方式地从串行接口的端口上取出串行信息或者把串行信息写在串行接口的端口上。可是这个任务束缚了处理器的许多计算时间，以至又出现了这个必然性，即使用一个快速的处理器。

因此本发明的任务是，给出一个经过串行接口传输来自和到达处理器的数据的接口电路，在这个接口电路中可以进行数据传输，否则因此加载这个处理器。此外本发明的任务是，给出一个适合于此的、在一个串行接口和一个处理器之间传输数据的方法。

根据本发明，通过一个这样的接口解决这个任务，在这个接口中对于多个总线字长或处理器字长(例如字节)在串行接口和处理器之间布置一个存储器。

同样通过一个这样的方法解决这个任务，在该方法中串行位方式地接收数据，并且把数据输入一个存储器中，处理器重新在存储器那里字节方式地读出数据，或者处理器字节方式地把数据写入存储器中并且从存储器那里位方式地发送数据。

对此这是特别优选的，即可以字方式或位方式写入或者读出这个存储器。为此这是特别优选的，存储器拥有一个写指针和一个读指针，其可以逐个地寻址每个位或每个字(例如字节)。

为了进一步节电这是有益的，处理器支配一个具有最小电流消耗的节电模式(睡眠或等待状态)。

此外在存储器中嵌入一个比较器是有益的。因此可以进一步减轻处理器的负荷。

对此这个比较器有益地包含一个简单的逻辑电路，其在存储器中自动地比较每个接收的位与存储器单元的内容，已接收的位应当写在这个存储器单元上。

为了进一步简化电路，这个存储器可以集成在CPU模块中或集成在接收模块中。由此该电路的一个另外的简化也是可能的，即通过正常RAM中的RAM单元在地址域内实现该存储器。

为了进一步减轻处理器的负荷，附加于这个存储器可以预先规定一个检验和模块。附加于这个检验和模块还可以预先规定一个比较器，其把接收数据的检验和与一个期望的、预先计算的检验和进行比较。通过这种方式可以进一步减轻处理器的负荷。

有益地以一个环形结构可以实现这个存储器，和/或这个存储器备有一个溢出检查装置，其在存储器面临溢出的情况下激活(唤醒)处理器。由此可以在存储中避免由于修改而造成的数据损失。

在根据本发明的方法中，为了减轻处理器的负荷可以首先预先规定，在处理器没有动作之前自动设置存储器的写指针和读指针。

一个这样的方法提供了程序设计的非常大的灵活性，在该方法中处理器可以自由地设置存储器的写指针和读指针。

这个方法也提供了较大的程序技术的灵活性，在该方法中处理器把存储器的各个存储单元当作自身地址域的组成部分，并且因此可以自由地读和写这些部分。

由此可以实现处理器的进一步减轻负荷，即预先规定一个自动的数据比较，其中期待的数据必须暂时存储在存储器中的相应位置上，并且借助于一个简单的逻辑电路每个接收的位与存储器中的存储单元的内容进行比较，在存储单元上写入接收的位。

对此存储器的写指针首先不仅可以提供所期望的、应当与其进行比较的位的寻址，而且也可以提供接收的、现在应当写入存储器的位的寻址。通过这种方式得出程序设计和电路结构的简化。

主要在比较一个字节的所有位之后可以把一个分配给这个字节的位被置0，如果所有位是相同的，则通常该位被置1。对此这是优选的，即处理器可以字节方式地存取分配的位。通过比较信息的去出伪装(Ausmaskieren)可以快速并简单地估算一个新接收的位串。

对此在数据传输期间处理器主要也可以接通在一个节电模式(睡眠或等待模式)中。对此这是特别优选的，在存储器面临溢出的情况下激活(唤醒)处理器。代替相对费劲的各个位的比较，也可以预先规定一个自动的数据比较，其中接收数据的检验和与所期待的数据的一个预先计算的检验和自动进行比较。

通过这种方式可以进一步减轻处理器的负荷，即使比较自动化、例如无触点芯片卡的顺序号码的比较，并且在没有处理器的支持的情况下在数据接收期间可以进行这个比较。

通过本发明也可处理记录，该记录允许传输一个字节的一小部分(例如仅仅3位)。

不仅多字存储器在芯片卡的串行接口中应用，而且如此的自动比较电路和比较方法与一个CPU的组合的应用迄今也是不已知的。

下面根据在附图中描述的实施形式详细阐述本发明。图示：

图1具有在接收模块和处理器模块之间串行传输的现有技术；

图2在CPU总线上具有接收模块的端口的现有技术；

图3具有在接收模块和处理器模块之间串行传输数据的根据本发明的解决方案；

图4在处理器总线上具有接收模块的端口的根据本发明的解决方案；

图5根据本发明的先进先出存储器，其具有用于检验所期望数据的正确性的比较电路；

图6先进先出存储器的原理描述；

图7通过形成一个检验和的根据本发明的数据比较；和

图8在先进先出存储中平行于数据存入的检验和的形成。

图1和2再一次阐明了现技术状况的问题。接收机10经过一个串行连接12与处理器模块14连接，在这个处理器模块上预先规定一个UART(通用的异步接收机和发送器)电路。在这个技术状况中一个另外的解决方案预先规定一个接收模块20，其本身带有UART电路，并且经过处理器24的数据总线22连接在这个处理器上。

与此相反图3和图4指出了根据本发明的解决方案。在图3中重新利用了一个具有串行接口的接收模块。经过这个串行连接32接收模块30与处理器模块34连接。可是在处理器模块34上预先规定一个先进先出存储器代替UART电路。也使用一个具有例如32字节的先进先出结构代替UART电路。对此在接收数据的情况下数据位方式地写入先进先出存储器。一个字节一被填满，就在先进先出存储器中自动位方式地填满最接近的字节，直到数据块结束为止。类似于接收进行发送，也就是说从先进先出存储器中位方式地、字节接着字节地读出数据。可以不依赖于处理器(CPU)不仅进行接收过程而且进行发送过程。对此处理器主要处于一个睡眠或等待状态(一个具有可以忽略的电流消耗的节电模式)。处理器可以位方式顺序地读出先进先出存储器的内容或者把位方式顺序的数据写入先进先出存储器。借助于一个写指针和一个读指针能够逐个地在先进先出存储器中对每个位寻址。由此也可以发送或接收不齐全的字节、例如仅3位。同时对处理器的实时能力的要求显著低于在具有UART电路的根据现技术状况的解决方案中对处理器实时能力的要求。

对一个先进先出存储器的选择，也可以应用一个后进先出存储器(LiFo)。在这种情况下仅仅颠倒接收和发送数据的顺序。这在程序设计时可以考虑，或甚至于是希望的。对于后进先出存储器当然可以类似地应用如下的说明。先进先出存储器也在根据图3的实施形式中集成在CPU模块中。对此先进先出存储器甚至于可以通过正常的RAM工作存储器的RAM单元在地址域内实现。由此不需要附加的存储器电路。

在图4中指出了本发明的一个另外的实施形式。对此先进先出存储器集成在接收模块40中。这个接收模块经过处理器数据总线42与处理器模块44连接。

不仅在按照图3的本发明的实施形式中，而且在按照图4的实施形式中可以预先规定，处理器(CPU)仅仅可以顺序地写和读先进先出存储器。因此排除了处理器对先进先出存储器的随意访问。如果避免一个应用操作方式地尝试改变一个另外应用的数据，则这十分有助于数据安全。

可是一个十分灵活的程序设计是可能的，即处理器可以自由设置先进先出存储器的写指针和读指针。因此可能不仅影响处理器在那个位置上(恰好在这个位上)并行地读或者写，而且也影响无线接口在那个位置上(恰好在这个位上)串行地写或者读。

由此允许访问灵活性的另外的提高，即处理器把先进先出存储器的各个位当作器逻辑地址域的组成部分，并且可以自由地并且不依赖于写指针或者读指针写或者读这些部分。与借助于处理器的正常工作存储器中的物理RAM单元实现的先进先出存储器相结合这个解决方案是特别实用的。

在先进先出存储器的每一个所描述的实施形式中可以附加在先进先出存储器预先规定一个比较电路或预先规定一个自动的检验和检查。

附加于先进先出存储器还可以预先规定一个根据现技术状况的UART电路，以便可以常规处理例如长记录(在一个32字节的先进先出存储器中例如40字节的记录)。

这是特别优选的，以一个环形结构建立先进先出存储器。当然在先进先出存储器面临溢出的情况下可以激活(唤醒)处理器，因此处理先进先出存储器中的这些数据。

在需要的情况下，先进先出存储器可以象现有技术的一个“常规”UART电路一样运行。

当然也可以用没有节电方式的处理器实现先进先出存储器。

为了附加减轻处理器的负荷，在接口电路中可以实现一个自动比较器。由此接收数据与所期望的数据的比较的任务(例如为了证实)减轻处理器的负荷。根据本发明通过具有嵌入比较器的一个先进先出存储器完成这个任务，这在图5中描述。由此可以进一步降低对处理的功率要求，并因此进一步降低电流消耗。同样也许可能应用一个廉价的处理器。

在图5中描述的比较电路在先进先出存储器中需要所期望的数据、例如一个顺序号码或一个口令。一个简单的逻辑电路50自动把每个已接收的位(新位，2)与在先进先出存储器52中的存储单元41的内容比较，在这个存储单元上应当写入接收的位。因此写指针53不仅对所期望的、应当与其比较的位(1)寻址，而且也对接收的、目前应当写入先进先出存储器的接收位(2)的写位寻址(→3)。对此由发送接收单元RFI(无线频率接口)提供新的位。

在比较一个字节的所有位并且在先进先出存储器52中写入之后，如果所有的位是相同的，则一个分配给这个字节的位在一个特殊的比较其中54中被置0，否则这个位被置1。对此功能如下，在比较操作开始之前寄存器54被置0，并且逻辑电路50，只要旧位的状态≠新位的状态出现一次，则寄存器54的相应位被置1。接着位方式地继续进行下面的字节，直到处理了数据块。处理器可以字节方式地存取寄存器54的内容、也就是比较信息。通过比较信息的去出伪装可以快速并简单地估算新接收的位串。

这个比较电路通常也可以结合根据现有技术的一个UART电路使用。通过这种方式也可以实现没有先进先出存储器的一个自动比较器。

一个先进先出存储器的原理功能在图6中描述。先进先出存储器包括一串通过读指针和写指针循环寻址的存储单元。当在先进先出存储器中写的时候在这个位置上写入必须写的值，写指针指向该位置并且写指针递增一位。在读的时候检查，写指针不等于读指针。然后读出存储单元的值，读指针指向这个存储单元，读指针递增。如果写指针与读指针相等，则先进先出存储器是空的。这是通过一个相应的差值电路62确定的。此后或者返回值0或者回复不能读的消息。由于差值电路62始终在先进先出存储器中告知这个电路可以使用的位的数目，以便在先进先出存储器溢出之前激活处理器并且促使数据的处理，因此在先进先出存储器中腾出位置。

数据比较的一个另外的根据本发明可能性在于例如根据CRC方法自动产生接收数据的检验和，其与所期望数据的一个预先(例如在初始化期间)计算的检验和进行比较。可是这个方法不是如此有效的，比如在图5中描述的在先进先出存储器中的比较器，因为处理器必须比较接收数据和所期望数据的检验和。这又重新加重了处理器的负担。此外每数据块最多允许存在一个位错误，因此一定识别这个位错误。此外一个逻辑电路必须区分数据和指令，因为否则关于另外的指令接收数据的检验和也许形成为所期望数据的检验和。这在图7和8中详细说明。

从所期望的数据中计算CRC检验和。这个检验和包括二个字节。然后从接收数据同样按照CRC方法形成检验和。然后必须比较仅仅2个字节长的CRC检验和，并且不必比较完整的数据。包括二个字节的短的CRC检验和的比较显著快于完整数据的比较。预先已经长时间地计算出所期望的数据的检验和。正如在图8中描述的，也存在这种可能性，接收的数据同时输入先进先出存储器与检验和逻辑电路。这实时产生检验和，以至处理器实时地仅仅需要少量的计算时间实施检验和比较。

通过这种方式，通过加入一个先进先出存储器以及也许加入一个比较器或一个检验和发生器、其自动形成接收数据的检验和，与普通的UART方案相比，显著减轻处理器的负荷。由此处理器的频率和因此的电流消耗可以是较低的。较低的电流消耗意味着在一个无触点的芯片卡中特别大的作用范围。

对此这是特别优选的，应用一个处理器，其在发送、接收期间、或只要其不工作、可以处于节电模式，如果该处理器完成发送/接收的准备，则接通在节电模式，直到发送/接收结束。或者节省处理器所需的能量或者提供发送或者接收硬件使用。此外，在发送或者接收状态期间根据无线传输的信号没有供给峰值通过处理器。在卡式芯片上较低的电流消耗和有利的能量分布以及有利的信号特征得出一个较大的作用范围。

此外也可以时间控制地触发发送功能，而处理器处于节电模式。同样可以实现一个“自动接收功能”，也就是说一个自动的接收功能。对此在处理器的节电模式期间在发送之后可以自动转换接收状态中，否则必须激活处理器。