二进制乘法器中的布斯编码器

摘要

将n位及m位二进制乘数和被乘数相乘的二进制乘法器中的部分积发生器包括n/2或(n+1)/2个布斯编码器，各编码器产生一部分积，并含有：第一及第二倒相器，分别对第一及第二扩展了两个数位即m+2位的被乘数倒相；第一分路器，从第一和第二倒相的被乘数中选出一个；加1逻辑电路，在选出的二进制数上加1；第二分路器，选择第一、第二扩展的被乘数、或加1后的二进制数，产生部分积，各分路器的选择由从n位的乘数导出的一选择码控制。