一种FPGA原型验证开发板分割仿真系统、方法、介质及终端

摘要

本发明公开了一种FPGA原型验证开发板分割仿真系统、方法、介质及终端，所述系统包括：分割选择模块，用于根据用户需求，选择一个需要进行分割的工程设计；设计分割模块，用于根据分割选择模块选择的结果，利用分割工具将选择分割的工程设计分割为多个较小设计，并将分割得到的设计部署到一个或者多个开发板的多个FPGA中；顶层模块，用于调用分割之后的各个较小设计的FPGA的网表文件；分割仿真和判断模块，用于生成所述顶层模块，并根据所述顶层模块调用的网表文件，对分割后的较小设计直接仿真，并验证仿真结果的准确性，可以针对较大的工程设计通过分割设计并仿真的方式以确认设计的运行状态，从而方便用户进行大容量、复杂程度高的工程设计。