XDNP的FPGA原型验证及开发板硬件电路设计

摘要

近些年互联网呈现出爆炸式的发展，彻底的改变了人们的生活方式，人们不断的提出新的网络需求，以适应网络带来的变化。应对这种需求，网络设备的核心——网络处理器的设计变得尤为重要。现代设计人员往往采用 MPSoC（多核片上系统）结构，在节约成本的同时，大大提高网络处理器性能。
　　XDNP网络处理器也采用了MPSoC结构，除了内核控制单元，还集成了6个数据包处理器 PPE以及 SRAM、SDRAM和 FBI（快速总线接口）等功能单元。本文首先搭建了XDNP硬件测试平台，并通过此平台，完成了XDNP的系统测试。
　　XDNP硬件测试平台由上层测试板和下层 DEMO板构成。测试板主要集成了包处理引擎专用芯片 eASIC PPE芯片和 Xilinx Virtex-4芯片，用于 XDNP硬件原型的实现；DEMO板集成了存储器芯片以及外围接口，用于实现网络通信。本文的研究对象是上层测试板的设计，从芯片选型、接口电路以及原理图设计等方面做了全面的阐述。其中，重点讨论了芯片配置电路、电源模块和时钟单元的设计，并对 PCB板进行了详细的检测与调试，确保测试板和核心芯片可以正常工作。
　　本文将 XDNP系统测试划分为2个阶段，首先通过相关指令验证完成 eASIC PPE的芯片测试；其次，通过将8个慢口通信的微代码下载到 XDNP中，并运行74Bytes ping包在8个慢口之间处理路由、转发数据，完成 XDNP系统功能测试。测试结果表明，eASIC PPE芯片和 XDNP均能正常完成规定的功能。最后，通过XDNP系统测试平台，本文对 ping、UDP、FTP等 TCP/IP协议进行了测试，测试结果表明 XDNP系统可以完成网络数据包的转发，达到所规定的系统功能。