有效利用常闭缺陷单元的纳米CMOS电路高效容错方法

摘要

本发明公开的有效利用常闭缺陷单元的纳米CMOS电路高效容错方法，将顺序输入单元与常闭缺陷单元间的连接关系与逻辑电路中节点间的逻辑关系相匹配，将常闭缺陷单元用于各级逻辑节点的映射，同时在初始映射过程中考虑了纳米CMOS电路的缺陷信息，对逻辑电路的分级映射充分考虑门节点间的逻辑关系，并且综合局部优化结果，采用局部搜索能力强的禁忌搜索算法对每一逻辑级节点所映射单元的功能正确性进行验证，加快纳米CMOS电路结构的实用化进程。本发明利用可用的常闭缺陷单元以提高映射成功率，同时优化映射后纳米CMOS电路的性能，简化电路容错复杂度，在提高单元利用率和映射成功率情况下，快速消除常闭缺陷对纳米CMOS电路逻辑功能的影响。