用于嵌入式SiGe改良的鳍型场效晶体管间隔物蚀刻

摘要

本发明涉及用于嵌入式SiGe改良的鳍型场效晶体管间隔物蚀刻，提供一种通过在传统间隔物ME步骤之后直接地插入硅凹陷步骤的蚀刻鳍型场效晶体管(FinFET)间隔物的方法，并提供由此获得的装置。实施例包含形成栅极在具有硅鳍片的衬底上，该栅极具有氮化物帽盖在其上表面以及氧化物帽盖在该氮化物帽盖的上表面；形成介电层在该硅鳍片和该栅极上面；从该氧化物帽盖的上表面和该硅鳍片的上表面移除该介电层；使该硅鳍片凹陷；以及从该硅鳍片的侧表面和残余的该硅鳍片移除该介电层。

说明书

技术领域

本揭露是关于鳍型场效晶体管(FinFET)间隔物蚀刻。本揭露特别是适用于14纳米以及以下技术节点。

背景技术

间隔物蚀刻(spacer etching)对制造FinFET装置提出了挑战。特别是，该鳍片间隔物需要被完全移除。无法移除该间隔物可能导致嵌入式硅锗(embedded silicon germanium,eSiGe)缺陷，且还可能造成电性效能劣化。以大的氮化物蚀刻来移除间隔物可能造成大量的氮化物帽盖损失，其可导致重叠的氮化物凸块(overlap nitride bump)或潜在的过量栅极间隔物薄化。高度重叠的氮化物凸块可以给下游的多晶硅开放制程(poly open process)带来大量的负担，且栅极间隔物薄化可能导致在eSiGe或嵌入式磷化硅(embedded silicon phosphire,eSiP)制程期间不想要的外延生长。

用于FinFET间隔物蚀刻的现有方法包含四个步骤：1)间隔物沉积；2)间隔物主蚀刻(main etch,ME)；3)间隔物过蚀刻(over etch,OE)；以及4)硅(silicon,Si)凹陷，分别如图1A至1D所示。在该间隔物沉积步骤(图1A)期间，栅极101首先被形成在具有硅鳍片的衬底103上，该栅极101具有氮化物帽盖105在其上表面以及氧化物帽盖107在该氮化物帽盖105的上表面。特别是，该硅鳍片可以是该衬底101的一部分或可以不同于衬底101的被形成。之后，在该衬底103的硅鳍片和该栅极101上面形成介电层109，例如氮化硅(Si₃N₄)、二氧化硅(SiO₂)、陶瓷涂层(SiOCN)、硼碳氮(SiBCN)、或是在半导体产业中任何常用的介电材料。接着，如图1B所示，在间隔物ME步骤期间，从所有的水平表面(例如，该氧化物帽盖107的上表面、该衬底103的硅鳍片的上表面、以及该衬底103)移除该介电层109。在间隔物OE步骤期间(图1C)，部分的该介电层109和该氧化物帽盖107一起从该栅极101和该衬底103的硅鳍片的侧表面被移除。此外，部分的该氮化物帽盖105和部分的该衬底103的硅鳍片也被移除。最后，在Si凹陷步骤期间，该介电层109的其他部分是从该衬底103的硅鳍片的侧表面和该硅鳍片的残余部分一起被移除，如图1D所示。也使得在该硅鳍片101下方的部分的衬底105凹陷。然而，一些该介电层109会残留临近该衬底103中的凹口。进一步的处理来移除该残留的介电层109也会移除部分的该氮化物帽盖105及/或薄化该栅极间隔物。

因此，存在对于比在使该鳍片凹陷之后更快速地从该鳍片的侧表面移除全部介电间隔物且没有大的氮化物帽盖损失的方法，以及由此获得的装置的需求。

发明内容

本揭露的一个方面是一种包含在传统间隔物ME步骤之后直接Si凹陷步骤的FinFET间隔物蚀刻的方法。

本揭露的另一方面是一种FinFET装置，包含在该硅晶圆中邻近该栅极的凹口，该凹口在该凹口的相反侧的该硅晶圆上不具有介电间隔物。

本揭露的额外方面和其他特征将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本揭露的优点可以如权利要求书中所指出的来实现和获得。

依据本揭露，可以由一种半导体装置的制造方法来达到某种程度的技术效果，该方法包括：形成栅极在具有硅鳍片的衬底上，该栅极具有氮化物帽盖在其上表面以及氧化物帽盖在该氮化物帽盖的上表面；形成介电层在该硅鳍片和该栅极上面；从该氧化物帽盖的上表面和该硅鳍片的上表面移除该介电层；使该硅鳍片凹陷；以及从该硅鳍片的侧表面和残余的该硅鳍片移除该介电层。

本揭露的多方面包含使该硅鳍片凹陷0埃()到的深度。其他方面包含以对氧化物和氮化物具有选择性的蚀刻剂使该硅鳍片凹陷。进一步的方面包含使用譬如，但不限于溴化氢(HBr)、六氟化硫(SF₆)、三氟化氮(NF₃)、四氟化碳(CF₄)、或其他氟基化学的干蚀刻剂，或是譬如，但不限于四甲基氢氧化铵(TMAH)、四乙基氢氧化铵(TEAH)、氢氧化钾(KOH)、或氢氧化铵(NH₄OH)等等的湿蚀刻剂。另一方面包含通过蚀刻从该硅鳍片的侧表面移除该介电层。其他方面包含以对氧化物和硅具有选择性的蚀刻剂从该硅鳍片的侧表面蚀刻该介电层。进一步的方面包含使用譬如，但不限于三氟甲烷(CHF₃)、氟甲烷(CH₃F)、二氟甲烷(CH₂F₂)、CF₄、或其他烃的干蚀刻剂，或是譬如，但不限于磷酸(H₃PO₄)的湿蚀刻剂。额外的方面包含使该鳍片下方的该衬底凹陷。另一方面包含使该鳍片下方的该衬底凹陷到的深度。其他方面包含通过蚀刻来使该衬底凹陷。进一步的方面包含以对氮化物具有选择性的蚀刻剂来蚀刻该衬底，其中，该蚀刻剂由包含譬如，但不限于HBr、SF₆、NF₃、CF₄、或其他氟基化学的干蚀刻剂，或是譬如，但不限于TMAH、TEAH、KOH、或NH₄OH的湿蚀刻剂。额外的方面包含通过蚀刻来从该氧化物帽盖的上表面和该硅鳍片的上表面移除该介电层。另一方面包含通过毯覆式沉积(blanket deposition)到到的厚度来形成该介电层。其他方面包含形成氮化硅或包含有譬如，但不限于SiOCN或SiBCN的低k电介质的其他电介质的介电层。

本揭露的另一方面是一种装置，包括：硅晶圆；栅极，在该硅晶圆上，该栅极具有氮化物帽盖在其上表面上；介电间隔物，在该栅极和该氮化物帽盖的侧表面上；以及凹口，在该硅晶圆中邻近该栅极，该凹口在该凹口的相反侧的该硅晶圆上不具有介电间隔物。该装置的方面包含该凹口具有到的深度。

本揭露的另一方面是一种方法，包括：形成硅鳍片并邻近该硅鳍片地形成硅栅极在硅晶圆上，该硅栅极具有氮化物帽盖在其上表面以及氧化物帽盖在该氮化物帽盖的上表面；毯覆式沉积硅介电层在该硅鳍片、该硅栅极、和该晶圆上面；以譬如，但不限于CHF₃、CH₃F、CH₂F₂、CF₄、或其他烃的干蚀刻剂，或是譬如H₃PO4的湿蚀刻剂从该氧化物帽盖的上表面、该硅鳍片的上表面、和该硅晶圆的上表面蚀刻该硅介电层；使该硅鳍片凹陷到到的深度；以及以譬如，但不限于含HBr、SF₆、NF₃、CF₄、或其他氟基化学的干蚀刻剂，或是譬如，但不限于TMAH、TEAH、KOH、或NH₄OH的湿蚀刻剂从该硅鳍片的侧表面蚀刻该硅介电层并移除残余的该硅鳍片。其他方面包含以譬如，但不限于HBr、SF₆、NF₃、CF₄、或其他氟基化学的干蚀刻剂，或是譬如，但不限于TMAH、TEAH、KOH、或NH₄OH的湿蚀刻剂来使该硅鳍片的第一部分凹陷。进一步的方面包含使该鳍片下方的该硅衬底凹陷到的深度。额外的方面包含该硅栅极具有氧化物帽盖在该氮化物帽盖的上表面。

本领域技术人员通过下面的详细描述可以更容易理解本发明的其他方面和技术效果，其中简单地通过实施本揭露的优选方式的示例形式显示和描述了本揭露的实施例。如将被了解的，本揭露能够实施为其他不同的实施例，并且其细节在各个显见方面中可以被修改，但完全不背离本揭露。因此，附图和说明均本质上应被认为是示例性的而非限制性的。

附图说明

在附加图式的图中，本揭露是以实例的方式而非限制的方式来例示，且其中类似的组件以类似的参考编号代表，且其中：

图1A至1D示意地例示FinFET间隔物蚀刻的背景技术方法的连续步骤；以及

图2A至2E示意地例示依据本揭露的具体实施例的FinFET间隔物蚀刻方法的连续步骤。

具体实施方式

在下面的说明书中，出于解释说明的目的，阐述了多个特定细节以提供对于具体实施例彻底地理解。然而，应能够认识到可在没有这些特定细节的情况下或者在具有等效布置的情况下实践具体实施例。在其它实例中，以方块图形式示出了众所周知的结构和装置以避免对具体实施例产生不必要的混淆。另外，除非另有指明，否则所有以数字记载的数量、比例、以及成分的属性数值、反应条件、及其它于说明书与权利要求书中所使用的数值在所有情况下应理解为「大约」的数值。

本揭露处理并解决目前在FinFET制造过程期间随鳍片间隔物去除而出现的潜在eSiGe缺陷和大的氮化物帽盖损失的问题。而且，大的氮化物帽盖损失可造成高度重叠的氮化物凸块，例如，的凸块，或者是过度的栅极间隔物薄化的可能性。特别是，高度重叠的氮化物凸块可以给下游的多晶硅开放制程带来大量的负担，且栅极间隔物薄化可能导致在eSiGe或eSiP制程期间不想要的外延生长。

依据本揭露的实施例的方法包含形成硅鳍片和栅极在衬底上，该栅极具有氮化物帽盖在其上表面以及氧化物帽盖在该氮化物帽盖的上表面。形成介电层在该硅鳍片和该栅极上面。从该氧化物帽盖的上表面和该硅鳍片的上表面移除该介电层。使该硅鳍片凹陷。从该硅鳍片的侧表面和残余的该硅鳍片移除该介电层。

本领域技术人员通过下面的详细描述可以更容易理解本发明的其他方面、特征和技术效果，其中简单地通过实施本揭露的优选方式的示例形式显示和描述了较佳实施例。本揭露能够实施为其他不同的实施例，并且其细节在各个显见方面中可以被修改。因此，附图和说明本质上均应被认为是示例性的而非限制性的。

请注意图2A，在间隔物沉积步骤期间，栅极201首先被形成在具有硅鳍片的衬底203上，该栅极201具有氮化物帽盖205在其上表面以及氧化物帽盖207在该氮化物帽盖205的上表面。更详细地说，该衬底203的硅鳍片可以不同于衬底203的被形成或是可以是该衬底203的一部分。之后，在该衬底203的硅鳍片和该栅极201上面毯覆式沉积到厚度的介电层209，例如氮化硅或譬如SiOCN、SiBCN的低k材料。接着，在间隔物ME步骤期间，通过蚀刻从包含该氧化物帽盖207的上表面、该硅鳍片的上表面、以及该衬底203的水平表面上移除该介电层209，如图2B所示。接着，在插入的第一Si凹陷的步骤期间，如图2C所示，以对氧化物和氮化物具有选择性的蚀刻剂使该衬底203的硅鳍片凹陷到的深度，该蚀刻剂是譬如，但不限于HBr、SF₆、NF₃、CF₄、或其他氟基化学的干蚀刻剂，或是譬如，但不限于TMAH、TEAH、KOH、或NH₄OH的湿蚀刻剂。

一旦该衬底203的硅鳍片被凹陷后，该间隔物OE步骤如图2D所示。特别是，以对氧化物和硅具有选择性的蚀刻剂通过蚀刻从该衬底203的硅鳍片的侧表面和该硅鳍片移除该介电层209，该蚀刻剂是譬如，但不限于CHF₃、CH₃F、CH₂F₂、CF₄、或其他烃的干蚀刻剂，或是譬如，但不限于H₃PO₄的湿蚀刻剂。该硅鳍片下方的该衬底203也被凹陷到至的深度。选择性地，可如图2E所示的实行额外的Si凹陷步骤。在此额外的Si凹陷步骤期间，该氧化物帽盖207也被移除。

本揭露的具体实施例可以达成数种技术效果，包含降低在间隔物OE步骤期间从该硅鳍片的侧面清除全部的间隔物电介质所需要的时间，其继而造成较小的重叠凸块高度。举例而言，可以比未先进行该鳍片凹陷步骤的可能制程更快的移除该硅鳍片上的电介质侧壁。再者，清除全部的间隔物电介质可以增进制程边界(process margin)。本揭露的具体实施例在各种产业应用中享有效用，例如，微处理器、智能型手机、手机、蜂窝手机(cellular handsets)、机顶盒、DVD录放机、汽车导航、打印机和外围、网络和电信设备、游戏系统、以及数字相机。本揭露的具体实施例因此在包含FinFET的各种种类的高度集成半导体装置中享有产业应用性。

在前述的说明书中，本揭露是参考其特定具体实施例来描述。然而，显然，在不背离如权利要求书所阐述的本揭露的较广精神和范畴下，可以对本发明作出各种修改和改变。因此，说明书和附图应认为是说明性的而非限制性的。应了解到的是，本发明能够使用各种其它组合和实施例，且能够如在此表现的发明概念范围内做任何改变或改良。