一种无采保流水线ADC时钟偏移校准电路及其控制方法

摘要

本发明公开了一种无采保流水线ADC时钟偏移校准电路，包括无采保流水线ADC，所述无采保流水线ADC包括依次连接的第一级电路、第二级电路至第N级电路和数字逻辑单元，且每级电路包括比较器subADC和MDAC模块；还包括校准电路，所述校准电路由第一比较器、第二比较器、校准控制单元以及时钟边缘延时调整模块组成。本发明在进行校准时不需要中断模数转换器的正常工作，可以极大提高无采样保持放大器模数转换器的输入频率，既提高了工作效率，又可以提高芯片的成品率。