一种集成电路版图验证中短路路径的图形优化方法

摘要

本发明公布了一种集成电路版图验证中短路路径的图形优化方法，所属的技术领域是集成电路计算机辅助设计领域，尤其是涉及集成电路版图的设计规则检查(DRC)和版图与原理图的一致性检查(LVS)领域。本发明涉及三个关键的步骤，首先是图形切分，借助于扫描线方法，将复杂图形切分为简单的梯形或三角形；其次将问题抽象为无向图的路径查找问题，利用广度优先遍历，找出从源点到终点，且图形个数最少的一条路径；最后利用切分后图形的特点，将由同一个图形切分得到的梯形或三角形合并。在集成电路版图验证中利用本方法，可以有效地优化短路路径在版图中的表示，使其更加直观和简洁，有利于设计人员快速地定位短路位置。