用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置

摘要

一种用于自动化电容布局的单位电容模块，包括一电容单元；至少一第一连接端口，耦接于该电容单元的一第一侧；至少一第二连接端口，耦接于该电容单元的一第二侧；至少一第三连接端口，耦接于该电容单元的一第三侧；以及至少一第四连接端口，耦接于该电容单元的一第四侧；其中，该至少一第一连接端口的数量与该至少一第二连接端口的数量相同，且该至少一第一连接端口对称于该至少一第二连接端口；该至少一第三连接端口的数量与该至少一第四连接端口的数量相同，且该至少一第三连接端口对称于该至少一第四连接端口。

说明书

技术领域

本发明涉及一种用于自动化电容布局的电容模块及自动化电容布局方法，尤涉及一种用于自动填补一集成电路中剩余区域的单位电容模块及自动化电容布局方法。 

背景技术

在发明集成电路（Integrated Circuit）的半个世纪后，集成电路已成为电脑、笔电、智能型手机等数字电器中不可或缺的元件之一。换言之，集成电路系现代化信息社会最重要的硬件基础之一。 

通常来说，在设计一集成电路时，集成电路中不同功能的电路会被整合成不同的电路区块。当设计者欲整合不同功能的电路区块来完成集成电路时，设计者需于一固定面积的区域内，摆放所有的电路区块。由于工艺技术的限制，此区域必须为一矩形区域。另一方面，由于电路区块大小不一，且电路区块的摆放位置会直接影响到集成电路的效能，因此集成电路的矩形区域内往往会留下零碎的空白区域。设计者通常会于此些空白区域填补集成电路所使用的工艺中所有的导体层，以符合工艺技术的规范，从而提高集成电路的制造良率。一般来说，设计者会于这些空白区域填补电容模块，并将此电容模块耦接于集成电路的电源与地端之间，以降低集成电路中电源的杂讯。 

然而，由于空白区域往往会过于零碎，设计者必须手动填补零碎的空白区域，造成设计者于整合集成电路时的不便。 

发明内容

因此，本发明提出一种用于自动填补集成电路中剩余区域的单位电容模块及自动化电容布局方法。 

本发明公开一种用于自动化电容布局的单位电容模块。此单位电容模块包括一电容单元；至少一第一连接端口，耦接于该电容单元的一第一侧；至少一第二连接端口，耦接于该电容单元的一第二侧；至少一第三连接端口，耦接于该电容单元的一第三侧； 以及至少一第四连接端口，耦接于该电容单元的一第四侧；其中，该至少一第一连接端口的数量与该至少一第二连接端口的数量相同，且该至少一第一连接端口对称于该至少一第二连接端口；该至少一第三连接端口的数量与该至少一第四连接端口的数量相同，且该至少一第三连接端口对称于该至少一第四连接端口。 

本发明另公开一种自动化电容布局的方法。此方法包括利用一单位电容模块，产生一第一电容阵列，该第一电容阵列的面积可以覆盖一芯片区域；通过一布局文件，读取多个电路区块于该芯片区域中覆盖的多个电路区域；比对该第一电容阵列与通过该多个电路区块所覆盖的电路区域，去除该第一电容阵列中与该多个电路区域重叠的区域，以产生一第二电容阵列；以及通过该布局文件以及该第二电容阵列，产生一最终电容布局文件。 

本发明另公开一种用于自动化电容布局的单位电容模块。此单位电容模块包括一电容单元，其中该电容单元具有至少一第一连接端口于该电容单元的一第一侧；至少一第二连接端口于该电容单元的一第二侧；至少一第三连接端口于该电容单元的一第三侧；以及至少一第四连接端口于该电容单元的一第四侧；其中，该至少一第一连接端口的数量与该至少一第二连接端口的数量相同，且该至少一第一连接端口与该至少一第二连接端口分别距该电容单元的一第一轴心的距离相同；该至少一第三连接端口的数量与该至少一第四连接端口的数量相同，且该至少一第三连接端口与该至少一第四连接端口分别距该电容单元的一第二轴心的距离相同。 

本发明另公开一种自动化电容布局装置。此自动化电容布局装置包括一处理单元；以及一储存单元，用来储存一程序代码，该程序代码指示该处理单元执行以下步骤：利用一单位电容模块，产生一第一电容阵列，该第一电容阵列的面积可以覆盖一芯片区域；通过一布局文件，读取多个电路区块于该芯片区域中覆盖的多个电路区域；比对该第一电容阵列与该多个电路电路区块所涵盖的电路区域，去除该第一电容阵列中与该多个电路区域重叠的区域以产生一第二电容阵列；以及通过该布局文件以及该第二电容阵列，产生一最终电容布局文件。 

本发明另公开一种用于自动化电容布局的电容阵列。此电容阵列包括多个单位电容模块，其中该多个单位电容模块中水平相邻的单位电容模块间是水平对称，且该多个单位电容模块垂直相邻的单位电容模块间是垂直对称。 

本发明另公开一种自动化电容布局的方法。此方法包括通过一布局文件，读取一芯片区域与该芯片区域中多个电路区块所覆盖的多个电路区域；比对并去除该芯片区 域中该多个电路区域重叠的区域以产生一电容区域；利用一单位电容模块，自动填入该电容区域以产生一第一电容阵列，该第一电容阵列的面积小于或等于该电容区域；以及通过该布局文件以及该第一电容阵列，产生一最终电容布局文件。 

本发明另公开一种自动化电容布局装置。此自动化电容布局装置包括一处理单元；以及一储存单元，用来储存一程序代码，该程序代码指示该处理单元执行以下步骤：通过一布局文件，读取一芯片区域与该芯片区域中多个电路区块所覆盖的多个电路区域；比对并去除该芯片区域中该多个电路区域重叠的区域以产生一电容区域；利用一单位电容模块，自动填入该电容区域以产生一第一电容阵列，该第一电容阵列的面积小于或等于该电容区域；以及通过该布局文件以及该第一电容阵列，产生一最终电容布局文件。 

附图说明

图1为本发明实施例一单位电容模块的示意图。 

图2为本发明实施例一电容阵列的示意图。 

图3为本发明实施例一自动化电容布局装置的示意图。 

图4为本发明实施例一自动化电容布局方法的示意图。 

图5A、5B为图4所示的自动化电容布局方法一范例实施方式的示意图。 

图6为图1所示的单位电容模块一实施方式的示意图。 

图7A～7C为图1所示的单位电容模块其他实施方式的示意图。 

图8为本发明实施例另一电容阵列的示意图。 

主要元件符号说明 

具体实施方式

请参考图1，图1为本发明实施例一单位电容模块10的示意图。单位电容模块10可用来作为自动填补集成电路中空白区域的基础单元。如图1所示，单位电容模块10包括一电容单元100以及连接端口102、104、106、108。电容单元100可能是以任意方式形成的电容，举例来说，电容单元100可为手指式（Finger-type）电容、金属－绝缘体－金属（Metal-Insulator-Metal）电容等电容，但不限于此。连接端口102对称于连接端口104，且连接端口106对称于连接端口108。如此一来，当设计者以单位电容模块10为基础单元组成一电容阵列时，多个单位电容模块10会通过位于单位电容模块10四周的连接端口102、104、106、108自动连结，从而省去设计者手动连结电容阵列中基础单元的负担。 

详细来说，请共同参考图1以及图2，其中图2为本发明实施例一电容阵列20的示意图。如图1所示，电容单元100可以用电极板EP1、EP2所形成的一单位电容UC表示，其中，电极板EP1与电极板EP2分别耦接于一节点A与一节点B。连接端口102分别提供连结至节点A与节点B的传输路径。相似地，连接端口104、106、108亦分别提供连结至节点A与节点B的传输路径。在此实施例中，连接端口102耦接于电容单元100左侧的正中间，且连接端口104耦接于电容单元100右侧的正中间。因此，图2所示的电容阵列20中单位电容模块10A的连接端口104会与单位电容模块10B的连接端口102相互连结，从而使水平相邻的单位电容模块10A、10B中单位电容UC（即电容单元100）并联。需注意的是，只要连接端口102对称于连接端口104， 而可使电容阵列中水平相邻的单位电容模块10相互连接，连接端口102、104不限于图1所示的耦接方式。 

相似地，在此实施例中，连接端口106耦接于电容单元100上侧的正中间，且连接端口108耦接于电容单元100下侧的正中间。因此，图2所示的电容阵列20中单位电容模块10A的连接端口108会与单位电容模块10C的连接端口106相互连结，从而使垂直相邻的单位电容模块10A、10C中单位电容UC（即电容单元100）并联。需注意的是，只要连接端口106对称于连接端口108，而可使电容阵列中垂直相邻的单位电容模块10相互连接，连接端口106、108不限于图1所示的耦接方式。如此一来，利用单位电容模块10组成的电容阵列中所有的单位电容模块10即可自动相互连结，从而省去设计者手动连结的负担。 

于设计完单位电容模块10后，设计者可通过一自动化电容布局装置自动填补一芯片区域中未被电路区块覆盖之空白区域。请参考图3，图3为本发明实施例一自动化电容布局装置30的示意图。自动化电容布局装置30包含一处理单元300以及一储存单元310，其中储存单元310用以储存一程序代码314，以供处理单元300执行程序代码314。 

请参考图4，图4为本发明实施例一自动化电容布局设计方法40的流程图。自动化电容布局方法40可用来自动填补一芯片区域CHIPA中未被电路区块CB覆盖的空白区域，其可被编译为图3所示的程序代码314，且包含以下步骤： 

步骤400：开始。 

步骤402：利用单位电容模块10，产生一电容阵列CA1，可达到覆盖芯片区域CHIPA。 

步骤404：通过一布局文件，判断电路区块CB于芯片区域CHIPA中所覆盖的电路区域。 

步骤406：比对电容阵列CA1与电路区块CB之位置，去除电容阵列CA1中与电路区块CB重叠的区域，以产生一电容阵列CA2。 

步骤408：通过布局文件以及电容阵列CA2，产生一最终布局文件。 

步骤410：结束。 

通过自动化电容布局方法40，自动化电容布局装置30可自动填补芯片区域CHIPA中未被电路区块CB覆盖之区域，而不需要使用者进行手动布局。 

详细来说，请共同参考图5A、5B，图5A、5B为自动化电容布局方法40一范例实施方式的示意图。首先，自动化电容布局装置30会利用单位电容模块10，形成一面积大小等同芯片区域CHIPA的电容阵列CA1（步骤402）。接下来，自动化电容布局装置30读取布局文件，以得知电路区块CB所覆盖的电路区域（步骤404）。据此，自动化电容布局装置30可将电容阵列CA1中与电路区域重叠的区域去除，以产生电容阵列CA2（步骤406）。基于上述单位电容模块10的特性，电容阵列CA2可等效于电容阵列CA2中所有单位电容模块10所合成之电容，其可耦接于电路区块CB的电源与地端之间，以降低电路区块CB的电源与地端间的杂讯。最后，请参考第5B图，自动化电容布局装置30可通过布局文件以及电容阵列CA2，合成电路区块CB与电容阵列CA2，以产生最终布局文件（步骤408）。值得注意的是，只要单位电容模块10的面积足够小，最终布局文件中未被电路区块CB覆盖的区域会被单位电容模块10全部填满。据此，通过最终布局文件实现的集成电路可符合工艺技术的规范（如金属密度），从而提高集成电路的制造良率。 

需注意的是，本发明主要精神在于通过在一电容单元周围的连结端口，以利用此单位电容形成电容阵列时，多个单位电容可自动相互连结。如此一来，使用者可利用此单位电容模块，自动填补集成电路中空白区域，而不需进行手动布局。除上述图4所描述之自动化电容布局方法外，本领域技术人员可据以实施合适的更动与修改。举例来说，通过一布局文件，读取一芯片区域与该芯片区域中多个电路区块所覆盖的多个电路区域；比对并去除该芯片区域中该多个电路区域重叠的区域以产生一电容区域；利用一单位电容模块，自动填入该电容区域以产生一第一电容阵列，该第一电容阵列的面积小于或等于该电容区域；以及通过该布局文件以及该第一电容阵列，产生一最终电容布局文件。 

根据不同应用，本领域技术人员可据以实施合适的更动与修改。举例来说，请参考图6，图6为图1所示的单位电容模块10的一实施方式的示意图。如图6所示，电容单元100是由金属层ML_n以及金属层ML_n+1所形成的手指式电容。连接端口102是由金属层ML_n以及金属层ML_n+1提供的左侧连接路径。相似地，连接端口104、106、108分别为金属层ML_n以及金属层ML_n+1提供的右侧、上侧以及下侧的连接路径。 

此外，只要连接端口102对称于连接端口104且连接端口106对称于连接端口108，单位电容模块10中连接端口102、104、106、108不限于图1所示的耦接位置。请参 考图7A～7C，图7A～7C为图1所示的单位电容模块10其他实施方式的示意图。在图7A中，连接端口102、104共同往下平移，而分别耦接于单位电容模块10左侧下方以及右侧下方。在图7B中，连接端口106、108共同往左平移，而分别耦接于单位电容模块10上侧左方以及下侧左方。更甚者，单位电容模块10每一侧可包括多个连接端口。请参考图7C，图7C所示的单位电容模块10包括连接端口1021、1022、1041、1042、1061、1062、1081、1082。其中，连接端口1021对称于连接端口1041，连接端口1022对称于连接端口1042，以此类推。如此一来，图7C所示的单位电容模块10依然保持原有之技术特征。 

另一方面，单位电容模块10中连接端口102亦可不对称于连接端口104，且连接端口106亦可不对称于连接端口108。在此情况下，以具有不对称连接端口的单位电容模块10组成的电容阵列中，相邻的单位电容模块10中连接端口102、104的位置需要上下翻转，且相邻的单位电容模块10中连接端口106、108的位置需要左右翻转。请参考第8图，第8图为本发明实施例一电容阵列80的示意图。如第8图所示，电容阵列80中所有单位电容模块10A～10D的连接端口102不对称于连接端口104，且单位电容模块10A～10D的连接端口106亦不对称于连接端口108。因此，将单位电容模块10A中连接端口102、104沿着轴线X1进行翻转，即可得到单位电容模块10B、10C中连接端口102、104的位置。其中，轴线X1应为单位电容模块10A垂直方向的中心线。然后，将单位电容模块10A中连接端口106、108沿着轴线Y1进行翻转，即可得到单位电容模块10B、10C中连接端口106、108的位置。其中，轴线Y1应为单位电容模块10A水平方向的中心线。如此一来，不需手工布局，单位电容模块10A～10D即可自动耦接。 

换言之，由于连接端口102～108的组成相同，因此电容阵列80中水平相邻的单位电容模块10A、10B以及单位电容模块10C、10D是以轴线Y2水平对称。而电容阵列80中垂直相邻的单位电容模块10A、10C以及单位电容模块10B、10D则是以轴线X2垂直对称。通过上述电容阵列80的建立规则，自动化电容布局装置30亦可利用具有不对称连接端口的单位电容模块组成的电容阵列，自动填补芯片区域中未被电路区块覆盖的空白区域。 

综上所述，上述实施例所揭露的单位电容模块通过于电容单元周围布局相互对称的连接端口，以于利用此单位电容模块形成电容阵列时，多个单位电容可自动相互连 结。因此，使用者可利用上述实施例所揭露的单位电容模块，自动填补集成电路中空白区域，而不需进行手动布局。 

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。