用于信号放大的具有双栅极生物场效应晶体管的系统和方法

摘要

本发明提供了一种生物场效应晶体管(BioFET)和制造BioFET器件的方法。该方法包括使用与互补金属氧化物半导体(CMOS)工艺兼容的或者是典型的CMOS工艺的一个或多个工艺步骤形成BioFET。该BioFET器件可以包括衬底；设置在衬底的第一表面上的栅极结构和在衬底的第二表面上形成的界面层。界面层可以允许受体被放置在界面层上以检测存在的生物分子或生物实体。BioFET器件的放大因数可以由与第一表面上的栅极结构相关的电容和与第二表面上形成的界面层相关的电容的差值提供。本发明还提供了一种用于信号放大的具有双栅极生物场效应晶体管的系统和方法。

说明书

优先权信息

本申请要求于2012年5月24目提交的名称为“CMOS COMPATIBLE  BIOFET”的非临时专利申请13/480,161的优先权，非临时专利13/480,161 要求于2011年10月31目提交的名称为“CMOS COMPATIBLE BIOFET” 的申请序列号为61/553,606的临时申请的优先权。这些申请的全部内容结 合与此作为参考。

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种用于信号放大的 具有双栅极生物场效应晶体管的系统和方法。

背景技术

生物传感器是用于感测和检测生物分子的器件，并在电子、电化学、 光学和力学检测原理的基础上进行操作。包括晶体管的生物传感器是在电 学上感测生物实体或生物分子的电荷、光子和力学性能的传感器。可以通 过检测生物实体或生物分子自身或者通过特定的反应物和生物实体/生物 分子之间的相互作用和反应来进行检测。这样的生物传感器能够使用半导 体工艺来制造，能够快速地转化电信号，并且能够很容易地应用于集成电 路(IC)和MEMS。

BioFET(生物敏感场效应晶体管或生物有机场效应晶体管)是一种类 型的包括用于电感测生物分子或生物实体的晶体管的生物传感器。虽然 BioFET在许多方面是有优势的，但是例如由于在半导体制造工艺之间的兼 容性问题、生物应用、对半导体制造工艺的制约和/或限制、电信号和生物 应用的集成使其面临制造和/或操作方面的挑战和/或由实施大规模集成 (LSI)工艺带来的其他挑战。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了 一种半导体器件，包括：衬底，具有源极区域、沟道区域和漏极区域；第 一栅极结构，设置在所述衬底的第一表面上，所述第一栅极结构包括导电 层和第一介电层；以及第二栅极结构，设置在所述衬底的第二表面上，所 述第二栅极结构包括第二介电层，其中，所述源极区域、所述沟道区域和 所述漏极区域从所述第一表面延伸到所述第二表面。

在所述半导体器件中，与所述第一栅极结构相关的电容大于与所述第 二栅极结构相关的电容。

在所述半导体器件中，所述第二栅极结构进一步包括受体材料层。

在所述半导体器件中，所述第一介电层的有效厚度小于所述第二介电 层的有效厚度。

在所述半导体器件中，所述第一介电层由第一材料形成，所述第二介 电层由第二材料形成。

在所述半导体器件中，所述第一介电层的介电常数大于所述第二介电 层的介电常数。

在所述半导体器件中，与所述第一栅极结构相关的跨导大于与所述第 二栅极结构相关的跨导。

在所述半导体器件中，与所述第一栅极结构相关的亚阈值摆幅小于与 所述第二栅极结构相关的亚阈值摆幅。

在所述半导体器件中，所述半导体器件的信号放大因数由与所述第一 栅极结构相关的电容和与所述第二栅极结构相关的电容的比率来控制。

在所述半导体器件中，所述源极区域的掺杂物注入浓度与所述漏极区 域的掺杂物注入浓度不同。

根据本发明的另一方面，提供了一种提供半导体器件的方法，所述方 法包括：掺杂衬底的前面以形成源极区域、沟道区域和漏极区域；在所述 衬底的前面上且在所述沟道区域上方形成第一栅极结构，所述第一栅极结 构具有第一电容；从所述衬底的背面去除材料以露出所述源极区域、所述 沟道区域和所述漏极区域；以及在所述衬底的背面上的露出的所述沟道区 域上方形成第二栅极结构，所述第二栅极结构具有第二电容，所述第二电 容低于所述第一电容。

在所述方法中，进一步包括：在所述衬底的前面上形成多层互连件 (MLI)。

在所述方法中，所述衬底包括第一半导体层和第二半导体层，绝缘层 介于所述第一半导体层和所述第二半导体层之间，所述源极区域、所述沟 道区域和所述漏极区域形成在所述第一半导体层中，并且从所述衬底的背 面去除材料包括去除所述第二半导体层和所述绝缘层。

在所述方法中，进一步包括：在所述衬底的第二表面上形成隔离层； 以及在所述隔离层中形成开口以露出所述沟道区域。

在所述方法中，形成所述第二栅极结构进一步包括：在所述衬底的背 面上方形成第二栅极介电层；在所述第二栅极介电层上方形成受体材料层， 所述受体材料层包括多种生物实体受体。

在所述方法中，进一步包括：使用所述受体材料层的电荷收集性质来 检测位于形成在所述衬底的背面上方的流体沟道中的流体中的目标生物实 体。

根据本发明的又一方面，提供了一种生物实体感测器件，包括：第一 半导体器件，包括：衬底，具有源极区域、沟道区域和漏极区域；第一栅 极结构，设置在所述衬底的第一表面上，所述第一栅极结构包括导电层和 第一介电层；和第二栅极结构，设置在所述衬底的第二表面上，所述第二 栅极结构包括第二介电层，其中，所述源极区域、所述沟道区域和所述漏 极区域从所述第一表面延伸到所述第二表面；以及感测放大器，与所述第 一半导体器件相连接。

在所述器件中，与所述第一栅极结构相关的电容大于与所述第二栅极 结构相关的电容。

在所述器件中，进一步包括：第二半导体器件，通过第一线与所述第 一半导体器件相连接；第三半导体器件，与第二线相连接；以及第四半导 体器件，与所述第二线相连接，其中，所述第一半导体器件、所述第二半 导体器件、所述第三半导体器件和所述第四半导体器件被设置为阵列结构。

在所述器件中，所述第一线和所述第二线用于承载由所述第一半导体 器件检测目标而生成的信号。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各 方面。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。 实际上，为了清楚论述起见，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的一个或多个方面的制造BioFET器件的方法的实施 例的流程图。

图2是根据本发明的一个或多个方面的BioFET器件的实施例的截面 图。

图3是根据本发明的一个或多个方面的被配置成阵列布置的多个 BioFET器件的实施例的电路图。

图4是根据本发明的一个或多个方面形成的包括多个BioFET器件的器 件的实施例的俯视图。

图5是使用互补金属氧化物半导体(CMOS)兼容工艺制造BioFET器 件的方法的流程图。

图6至图17是根据图5的方法的一个或多个步骤构造的BioFET器件 的实施例的截面图。

图18是使用互补金属氧化物半导体(CMOS)兼容工艺制造BioFET 器件的另一方法的流程图。

图19至图26是根据图18的方法的一个或多个步骤构造的BioFET器 件的实施例的截面图。

图27是形成BioFET器件的一部分的晶体管元件的实施例的截面图。

图28是图27的晶体管元件的一部分的截面图，提供关于其掺杂轮廓 的透视图。

图29是图27的晶体管元件的一部分的截面图，提供根据一个实施例 的关于其掺杂轮廓的其他细节。

图30是BioFET器件的截面图。

具体实施方式

可以理解为了实施本发明的不同部件，以下公开内容提供了许多不同 的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然 这些仅仅是实例并不打算限定。而且，在下面的描述中第一部件在第二部 件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接 接触形成的实施例，并且也可以包括其中可以形成介于第一部件和第二部 件之间的额外的部件，使得第一部件和第二部件可以不直接接触的实施例。 此外，提到的相对术语，诸如“顶部”、“前面”、“底部”和“背面” 用于提供元件之间的相对关系，预期并不表示任何绝对方向。为了简明和 清楚，可以任意地以不同的比例绘制各种部件。

在BioFET中，MOSFET(金属氧化物半导体场效应晶体管)的栅极控 制在其源极接触件和漏极接触件之间的半导体的电导，其被充当表面受体 的固定化的探针分子的生物相容层或生物化学相容层或者生物功能化层替 换。本质上，BioFET是具有半导体传感器的场效应生物传感器。BioFET 的决定性优势是无标记操作的前景。具体地说，BioFET能够避免昂贵和耗 时的标记操作，诸如使用例如荧光探针或放射性探针标记分析物。

用于BioFET的典型检测机理是由于靶生物分子或生物实体与BioFET 的栅极或者在BioFET的栅极上固定化的受体分子的结合而引起的传感器 的电导调制。当靶生物分子或生物实体与栅极或固定化受体结合时，BioFET 的漏极电流随着栅极电势改变。漏极电流的这种变化可以被测量并且受体 和靶生物分子或生物实体的结合可以被识别。大量的生物分子和生物实体 可以用于功能化BioFET的栅极，诸如离子、酶、抗体、配体、受体、肽、 寡核苷酸、器官的细胞、生物体和组织碎片。例如，为了检测ssDNA(单 链脱氧核糖核酸)，可以用固定化的互补ssDNA链功能化BioFET的栅极。 此外，为了检测诸如肿瘤标志物的各种蛋白，可以用单克隆抗体功能化 BioFET的栅极。

典型的生物传感器的一个实例是离子敏感场效应晶体管(ISFET)器件。 虽然适用于某些目的，但是ISFET具有缺点。其构造要求从晶体管去除导 电栅极材料，使栅极电介质暴露于周围环境，这可能发生电势调制的表面 反应。ISFET器件由于多层次的金属互连层也面临着构建的挑战。

可以形成的另一器件结构包括通过金属互连线和通孔的堆叠件(或者 多层互连件，MLI)使栅极结构与周围环境连接。在这样的实施例中，在 MLI的顶部上形成的最终(顶部)金属层的外侧表面或者介电表面上发生 电势调制反应。然而该实施例的缺点可能在于由于存在与MLI相关的寄生 电容可能使器件的灵敏度降低。

图1中示出的是制造生物有机场效应晶体管(BioFET)的方法100的 实施例。方法100可以包括使用与互补金属氧化物半导体(CMOS)工艺 兼容的或者是互补金属氧化物半导体(CMOS)工艺中典型的一个或多个 工艺步骤形成BioFET。可以理解可以在方法100之前、期间以及之后提供 其他步骤，并且对于方法的其他实施例，在下面描述的一些步骤可以被替 换或者消除。而且，可以理解方法100包括具有典型的CMOS技术工艺流 程的特征的步骤并因而在本文中仅作简述。还注意到，图5和图18提供了 方法100的其他实施例，其可以提供适用于方法100的其他细节。

方法100开始于框102，提供衬底。衬底可以是半导体衬底(例如晶 圆)。半导体衬底可以是硅衬底。可选地，衬底可以包含另一元素半导体， 诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟 和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、 GaInP和/或GaInAsP；或者它们的组合。在一个实施例中，衬底是绝缘体 上半导体(SOI)衬底。SOI衬底可以包括通过诸如注氧隔离(SIMOX)的 工艺和/或其他合适的工艺形成的埋氧(BOX)层。衬底可以包括掺杂区域， 诸如p阱和n阱。

方法100然后进行到框104，在衬底上形成场效应晶体管(FET)。FET 可以包括栅极结构、源极区域、漏极区域和介于源极区域和漏极区域之间 的沟道区域。源极区域、漏极区域和/或沟道区域可以在半导体衬底的有源 区域上形成。FET可以是n型FET(nFET)或p型FET(pFET)。例如， 源极/漏极区域根据FET配置可以包含n型掺杂物或p型掺杂物。栅极结构 可以包括栅极介电层、栅电极层和/或其他合适的层。在一个实施例中，栅 电极是多晶硅。其他示例性栅电极包括金属栅电极，其包括诸如Cu、W、 Ti、Ta、Cr、Pt、Ag、Au的材料；合适的金属化合物，如TiN、TaN、NiSi、 CoSi；它们的组合；和/或其他合适的导电材料。在一个实施例中，栅极电 介质是氧化硅。其他示例性栅极电介质包括氮化硅、氮氧化硅、具有高介 电常数(高k)的电介质、和/或它们的组合。高k材料的实例包括硅酸铪、 氧化铪、氧化锆、氧化铝、五氧化二钽、二氧化铪-氧化铝(HfO₂-Al₂O₃) 合金或它们的组合。FET可以使用诸如光刻；离子注入；扩散；沉积，包 括物理汽相沉积(PVD)、金属蒸发或溅射、化学汽相沉积(CVD)、等 离子体增强化学汽相沉积(PECVD)、大气压化学汽相沉积(APCVD)、 低压CVD(LPCVD)、高密度等离子体CVD(HDPCVD)、原子层沉积 (ALD)、旋转涂布；蚀刻，包括湿蚀刻、干蚀刻和等离子体蚀刻的典型 CMOS工艺；和/或其他合适的CMOS工艺形成。

方法100然后进行到框106，在衬底的背面形成开口。开口可以包括 形成在包括FET器件的衬底的背面上设置的一个或多个层中的沟槽。开口 可以露出位于栅极和体结构(例如，邻近FET的沟道)下面的区域。在一 个实施例中，开口露出位于FET器件的栅极和有源/沟道区域下面的有源区 域(例如硅有源区域)。可以使用合适的光刻工艺在衬底上提供图案以及 使用蚀刻工艺从背面去除材料直到露出FET器件的体结构来形成开口。蚀 刻工艺包括湿蚀刻、干蚀刻和/或其他合适的工艺。

方法100然后进行到框108，在开口中形成界面层。界面层可以形成 在位于FET的栅极结构下面的露出的有源区域上。界面层对于生物分子或 生物实体结合可以是相容的(例如，友好的)。例如，界面层可以为生物 分子或生物实体提供结合界面。界面层可以包括介电材料、导电材料和/或 其他用于容纳受体的合适的材料。示例性界面材料包括高k介电膜、金属、 金属氧化物、电介质、和/或其他合适的材料。作为又一个实例，示例性界 面材料包括HfO₂、Ta₂O₅、Pt、Au、W、Ti、Al、Cu、这些金属的氧化物、 SiO₂、Si₃N₄、Al₂O₃、TiO₂、TiN、SnO、SnO₂、SrTiO₃、ZrO₂、La₂O₃和/或其 他合适的材料。举例来说，可以使用诸如物理汽相沉积(PVD)(溅射)、 化学汽相沉积(CVD)、等离子体增强化学汽相沉积(PECVD)、大气压 化学汽相沉积(APCVD)、低压CVD(LPCVD)、高密度等离子体CVD (HDPCVD)或原子层沉积(ALD)的CMOS工艺来形成界面层。在一个 实施例中，界面层包括多个层。

方法100然后进行到框110，将诸如酶、抗体、配体、肽、核苷酸、 器官的细胞、生物体或组织碎片的受体放置在界面层上用于检测靶生物分 子。

现在参照图2，示出的是半导体器件200。半导体器件200可以是 BioFET器件。半导体器件200可以使用上面参照图1描述的方法100的一 个或多个方面来形成。

半导体器件200包括形成在衬底214上的栅极结构202。衬底214还 包括源极区域204、漏极区域206和介于源极区域204和漏极区域206之 间的有源区域208(例如，包括沟道区域)。可以使用合适的CMOS工艺 技术形成栅极结构202、源极区域204、漏极区域206和有源区域208。栅 极结构202、源极区域204、漏极区域206和有源区域208形成FET。隔离 层210设置在衬底214上相对于栅极结构202(即，衬底的背面)的对面 上。

在隔离层210中提供开口212。开口212与栅极结构202基本对准。 如上面参照图1的方法100的框108所述，可以在开口212中在有源区域 208的表面上设置界面层。界面层可以通过操作提供用于放置一个或多个 受体来进行生物分子或生物实体的检测的界面。

半导体器件200包括与漏极区域206(Vd216)、源极区域(Vs218)、 栅极结构202(背栅极(BG)220)和/或有源区域208(例如前栅极(FG) 222)的电接触件。

因此，虽然常规的FET使用栅极接触件来控制源极和漏极之间的半导 体(例如沟道)的电导，半导体器件200允许在FET器件的相对面上形成 的受体来控制电导，同时栅极结构202(例如，多晶硅)提供背栅极(例 如，在常规的FET中的源极衬底或体节点)。栅极结构202提供能够控制 沟道电子分布而无体衬底效应(bulk substrate effect)的背栅极。因而，如 果受体连接至在开口212中的界面层上提供的分子，改变了有源区域208 中的场效应晶体管沟道的电阻。因此，半导体器件200可以用于在开口212 周围和/或开口212中的环境中检测一种或多种特异性生物分子或生物实 体。

半导体器件200可以包括其他无源部件，诸如电阻器、电容器、电感 器和/或熔丝；和其他有源部件，包括P沟道场效应晶体管(PFET)、N沟 道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、 互补金属氧化物半导体(CMOS)晶体管、高电压晶体管和/或高频晶体管； 其他合适的部件；和/或它们的组合。可以进一步理解，可以在半导体器件 200中加入其他部件，并且对于半导体器件200的其他实施例，下面所述 的一些部件可以被替换或者消除。

现参照图3，示出与位线306和字线308连接的多个半导体器件302 和304的布局300的示意图。(注意到，本文中所用的术语位线和字线表 示类似于存储器件中的阵列构造的结构，然而，无任何内容表明存储器件 或存储阵列必须包括在阵列中。然而，布局300可以具有类似于在其他诸 如动态随机存取存储器(DRAM)阵列的半导体器件中应用的布局。例如， 诸如上面参照图2描述的半导体器件200的BioFET可以在传统的DRAM 阵列中电容器所处的位置上形成。)示意图300仅是示例性的，本领域技 术人员可以意识到可以使用其他配置。

半导体器件304包括BioFET器件。半导体器件304可以基本类似于上 面参照图2描述的半导体器件200。半导体器件302可以包括可通过操作 提供与半导体器件304(例如BioFET)的连接的晶体管(例如，控制晶体 管或开关元件)。半导体器件304可以包括通过在FET的前面上形成的受 体材料提供的前栅极和由栅极结构(例如，多晶硅)提供的后栅极。

示意图300包括阵列形成，其在检测由引入到半导体器件304的最小 限度的生物分子或生物实体提供的小信号变化方面可能是有利的。而且， 这可以通过使用减少量的输入/输出焊盘来实现。示意图300包括感测放大 器310。感测放大器310可以增强信号质量和放大倍数以提高具有布局300 的器件的检测能力。在一个实施例中，当接通特定的线306和线308时， 相对应的半导体器件302被导通，从而允许相对应的半导体器件302作为 通路状态(ON-state)起作用。当相关的半导体器件304的栅极(例如，诸 如半导体器件200的栅极结构222的前栅极)被存在的生物分子触发时， 半导体器件304将转移电子并诱导器件的场效应电荷变化，从而调制电流 (例如，Id)。电流(例如，Id)或阈值电压(Vt)的变化可以用于指示有 关生物分子或生物实体的检测。因此，具有示意图300的器件可以实现生 物传感器应用，包括采用示差感测以增强灵敏度的应用。

现参照图4，示出用于生物感测应用的半导体器件400的俯视图。半 导体器件400包括在衬底404上设置的多个BioFET。在一个实施例中，半 导体器件400可以包括基本类似于上面参照图3描述的布局300的布局。 衬底404可以是诸如上面参照图1描述的和/或参照下面详细描述的半导体 衬底和/或载体衬底。BioFET可以基本类似于上面参照图2描述的半导体 器件200、下面参照图17描述的BioFET1704和/或下面参照图26描述的 BioFET 2606。在BioFET器件中提供开口，诸如上面参照半导体器件200 的开口212所述的开口；该开口可以被示出为元件402。该开口还可以被 称为前栅极开口阱402。

在衬底404上设置流体沟道406。流体沟道406可以提供可用于容纳 和/或引导流体的沟道或容器(例如，贮存器)。在一个实施例中，流体沟 道406包括聚二甲基硅氧烷(PDMS)弹性体。然而，可能使用其他实施例。 通常，流体沟道406可以通过CMOS工艺以外的工艺制造和/或连接或接合 至器件400。例如，流体沟道406可以使用不是典型的标准CMOS制造的 工艺来制造和/或连接至器件400。在一个实施例中，与制造晶体管的实体 分离的第二实体可以将流体沟道连接至衬底404。应用的流体可以是化学 溶液。流体可以包含靶生物分子或生物实体。

外周电路区域410围绕BioFET。外周电路区域410可以包括用于驱动 和/或感测BioFET器件(例如，包括前栅极开口阱402)中的变化的电路。 外周电路可以包括其他无源部件，诸如电阻器、电容器、电感器和/或熔丝； 和其他有源部件，包括P沟道场效应晶体管(PFET)、N沟道场效应晶体 管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧 化物半导体晶体管(CMOS)、高电压晶体管和/或其他合适的器件。

在衬底404上设置多个接合焊盘408。接合焊盘408可以包括导电接 合盘，其可提供用于引线接合、球或凸块接合、和/或其他接合技术的区域。 接合焊盘408可通过操作提供与其他半导体器件和/或仪器的物理和/或电 气连接。接合焊盘408可以包括任何合适的结构材料，包括铜、铝、钛、 钨、它们的合金、它们的复合物、它们的组合、和/或其他合适的材料。接 合焊盘408可以基本类似于下面参照图12描述的露出导电焊盘的开口1204 和/或下面参照图20描述的I/O焊盘2014。

现参照图5，示出使用互补金属氧化物半导体(CMOS)兼容工艺制造 BioFET器件的方法500。图6至图17是在方法500的各个制造阶段期间根 据一个实施例的半导体器件600的截面图。可以理解，可以在方法500之 前、期间和之后提供其他步骤，并且对于方法的其他实施例，下面描述的 一些步骤可以被替换或者消除。还可以理解在半导体器件600中可以加入 其他部件，并且对于半导体器件600的其他实施例，下面描述的一些部件 可以被替换或者消除。方法500是上面参照图1所述的方法100的一个实 施例。而且，方法500在整体或者部分上可以用于制造半导体器件，诸如 上面参照图2描述的半导体器件200、具有上面参照图3描述的布局300 的半导体器件、和/或上面参照图4描述的器件400。

方法500开始于框502，提供器件衬底。框502可以基本类似于上面 参照图1描述的方法100的框102。器件衬底可以是半导体衬底(例如晶 圆)。器件衬底可以是硅衬底。可选地，衬底可以包含另一元素半导体， 诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟 和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、 GaInP和/或GaInAsP；或它们的组合。在一个实施例中，器件衬底是绝缘 体上半导体(SOI)衬底。SOI衬底可以包括通过诸如注氧隔离(SIMOX) 的工艺和/或其他合适的工艺形成的埋氧(BOX)层。器件衬底可以包括掺 杂区域，诸如p阱和n阱。

参照图6的实例，提供衬底602。衬底602是包括体硅层604、氧化物 层606和有源层608的SOI衬底。氧化物层606可以是埋氧(BOX)层。 在一个实施例中，BOX层是二氧化硅(SiO₂)。有源层608可以包括硅。 有源层608可以适当地掺杂有n型和/或p型掺杂物。

方法500然后进行到框504，在器件衬底上形成晶体管元件。晶体管 元件可以是场效应晶体管(FET)。框504可以基本类似于上面参照图1 描述的方法100的框104。晶体管元件可以包括栅极结构、源极区域和漏 极区域。栅极结构包括栅电极和下面的栅极电介质。然而，其他配置也是 可能的。在一个实施例中，栅电极包括多晶硅。栅电极的其他示例性组成 包括：合适的金属，诸如Cu、W、Ti、Ta、Cr、Pt、Ag、Au；合适的金属 化合物，如TiN、TaN、NiSi、CoSi；和/或它们的组合。栅电极材料可以 通过物理汽相沉积(PVD)、金属蒸发或溅射、化学汽相沉积(CVD)、 等离子体增强化学汽相沉积(PECVD)、大气压化学汽相沉积(APCVD)、 低压CVD(LPCVD)、高密度等离子体CVD(HDPCVD)或原子层沉积 (ALD)沉积。在沉积之后可以接着进行光刻工艺，对所沉积的材料进行 图案化以形成一个或多个栅极结构。栅极电介质可以包括介电材料，诸如 氧化硅、氮化硅、氮氧化硅、具有高介电常数(高k)的电介质和/或它们 的组合。高k材料的实例包括硅酸铪、氧化铪、氧化锆、氧化铝、五氧化 二钽、二氧化铪-氧化铝(HfO₂-Al₂O₃)合金或它们的组合。栅极电介质层 可以采用诸如光刻、氧化、沉积工艺(包括上面所述的那些沉积工艺)、 蚀刻的常规工艺和/或本领域已知的各种其他工艺来形成。源极和/或漏极区 域可以通过诸如使用光刻来限定用于离子注入、扩散和/或其他合适的工艺 的区域的合适的工艺来形成。

参照图6的实例，在衬底602上设置晶体管元件610。晶体管元件610 包括栅极电介质612、栅电极614和设置在阱619中的源极/漏极区域616。 源极/漏极区域616和阱619可以包括相反类型(例如，n型、p型)的掺 杂物。在一个实施例中，栅电极614是多晶硅栅极。在一个实施例中，栅 极电介质612是栅极氧化物层(例如，SiO₂、HfO₂)。

方法500然后继续进行到框506，在衬底上形成多层互连(MLI)结构。 MLI结构可以包括导线、导电通孔和/或中间介电层(例如，层间电介质 (ILD))。MLI结构可以提供与上面参照框504描述的晶体管的物理和电 气连接。导线可以包括铜、铝、钨、钽、钛、镍、钴、金属硅化物、金属 氮化物、多晶硅、它们的组合、和/或可能包括一个或多个层或衬层的其他 材料。中间介电层或层间介电层(例如，ILD层)可以包含二氧化硅、氟 化硅玻璃(FGS)、SILK(Dow Chemical(Michigan)的产品)、BLACK DIAMOND(Applied Materials(Santa Clara，California)的产品)、和/或 其他绝缘材料。MLI可以通过CMOS制造中典型的诸如CVD、PVD、ALD、 镀、旋转涂布和/或其他工艺的合适的工艺形成。

参照图6的实例，在衬底602上设置MLI结构618。MLI结构618包 括通过导电通孔或插塞622连接的多条导线620。在一个实施例中，导线 620包括铝和/或铜。在一个实施例中，通孔622包括钨。在另一个实施例 中，通孔622包括铜。在衬底602上设置包括介于MLI结构618的导电部 件之间的介电层624。介电层624可以是ILD层和/或由多个ILD子层组成。 在一个实施例中，介电层624包括氧化硅。MLI结构618可以提供与栅极 614和/或源极/漏极616的电气连接。

方法500然后进行到框508，将载体衬底连接(例如接合)至器件衬 底。可以将载体衬底连接至器件衬底的前面。例如，在一个实施例中，将 载体衬底接合至ILD层。在一个实施例中，将载体衬底接合至在衬底的 MLI和/或ILD层上形成的钝化层。可以使用熔接、扩散接合、共晶接合和 /或其他合适的接合方法将载体衬底连接至器件衬底。用于载体衬底的示例 性组成包括硅、玻璃和石英。然而，再次地，许多其他组成是可能的并且 在本发明的范围内。参照图7的实例，将载体衬底702连接至器件衬底602。 在其他实施例中，载体衬底702可以包括其他功能，诸如互连部件、晶圆 接合位点、限定的腔和/或其他合适的部件。载具晶圆可以在后续加工期间 (例如，在减薄后)被移除。

方法500然后进行到框510，对器件衬底进行减薄。可以在减薄之前 将器件衬底翻转。经过翻转的衬底可以提供位于上面参照框504描述的晶 体管的栅极结构上面的源极/漏极区域。可以使用湿蚀刻工艺、干蚀刻工艺、 等离子体蚀刻工艺、化学机械抛光(CMP)工艺和/或用于去除部分半导体 衬底的其他合适的工艺对器件衬底进行减薄。适用于减薄衬底的示例蚀刻 剂包括HNA(氢氟酸、硝酸和醋酸)、四甲基氢氧化铵(TMAH)、KOH、 缓冲氧化物蚀刻(BOE)和/或其他与CMOS工艺技术兼容的合适的蚀刻剂。

在一个实施例中，对器件衬底进行减薄以使体硅层和埋置绝缘层被去 除。可以以多个工艺步骤对器件衬底进行减薄，例如，首先去除SOI晶圆 的体硅层，接着去除SOI晶圆的埋置绝缘层。在一个实施例中，第一减薄 工艺包括使用例如CMP、HNA和/或TMAH蚀刻去除体硅，该蚀刻在埋氧 层停止。在第一减薄工艺之后接着进行第二减薄工艺，诸如BOE湿蚀刻， 其去除埋氧层并在硅有源层停止。减薄工艺可以露出衬底的有源区域。在 一个实施例中，露出沟道区域(例如，介于源极/漏极区域和下面的栅极结 构之间的有源区域)。衬底在减薄工艺之后可以具有约500埃至的厚度。例如，在一个实施例中，SOI衬底的有源区域的厚度在约和之间。

在一个实施例中，对器件衬底进行减薄以使体硅层被去除而使埋置绝 缘层保留在衬底上。可以使用例如CMP、HNA和/或TMAH蚀刻进行体硅 的去除，该蚀刻在埋置绝缘层停止。衬底在减薄工艺之后可以具有约500 埃至的厚度。例如，在一个实施例中，SOI衬底的有源区域 的厚度在约和之间。埋置绝缘层(现提供衬底的表面)可以 作为诸如下面参照框514描述的绝缘层。因此，不需要沉积额外的隔离层。

参照图8的实例，已对衬底602进行减薄，去除了上面参照图6描述 的体硅层604和埋氧层606。减薄工艺可以包括使用埋氧层606或有源层 608中的至少一种作为蚀刻停止层。该减薄露出晶体管元件610的沟道区 域802(在有源层608中形成的)。

在一个实施例中，体硅层604可以被去除，而埋氧层606可以被保留 并充当例如除了下面描述的绝缘层1002之外的绝缘层或者代替下面描述 的绝缘层1002。

方法500然后进行到框512，在衬底上形成沟槽以露出MLI结构中的 一条或多条导电迹线并提供与MLI结构中的一条或多条导电迹线的接触。 沟槽可以通过光刻工艺图案化出沟槽开口接着进行合适的湿蚀刻、干蚀刻 或等离子体蚀刻工艺来形成。在一个实施例中，沟槽露出MLI的金属一层 (金属1)(例如在形成栅极结构之后在MLI结构中形成的第一金属层) 的一部分。参照图9的实例，在衬底602中、具体地说穿过有源层608蚀 刻出沟槽902以露出位于MLI结构618中的导线620上的接合区域。可选 地，可以穿过隔离区域(例如氧化物)蚀刻出沟槽。

方法500然后进行到框514，在衬底上形成隔离层。隔离层可以包括 诸如氧化物或氮化物的介电材料。在一个实施例中，隔离层是氧化硅。参 照图10的实例，在有源层608上设置隔离层1002。在一个实施例中，隔 离层1002是二氧化硅。如上面所述，在一个实施例中，未形成隔离层，因 为SOI衬底的绝缘层保留在衬底上并(在整体或部分上)起到替换所需要 的单独的隔离层的作用。

方法500然后进行到框516，在上面参照框514描述的隔离层上形成 互连层。互连层可以提供与上面参照框506描述的MLI结构的连接(例如， I/O连接)。互连层可以提供与晶体管610的连接(例如，I/O连接)。互 连层可以包括导电材料，诸如铜、铝、它们的组合、和/或其他合适的导电 材料。互连层可以提供作为再分布层(RDL)的功能。参照图11的实例， 在绝缘层1002上设置互连层1102。互连层1102可以为晶体管610提供信 号输入/输出。在一个实施例中，互连层1102包括铝铜合金。

方法500然后进行到框518，在器件衬底上形成钝化层。钝化层可以 覆盖上面参照框516描述的互连层的一部分。钝化层可以包括可以形成接 合件(例如，I/O)的开口。在一个实施例中，钝化层包括二氧化硅；然而， 其他组成也是可能的。钝化层可以适用于对例如互连层的器件提供保护， 包括使其免于受潮。参照图12的实例，在衬底上、包括在互连层1102上 形成钝化层1202。钝化层1202包括可以提供与器件600的连接(例如I/O 连接)的接合件(例如，接合引线、凸块)的开口1204。换句话说，开口 1204可以露出导电I/O焊盘。

方法500然后进行至框520，在衬底的背面上形成开口。可以形成开 口从而露出衬底中位于晶体管结构下面的有源区域(例如，沟道区域)的 一部分。开口可以与晶体管的栅极结构基本对准。开口可以通过合适的光 刻工艺接着进行诸如干蚀刻、湿蚀刻、等离子体蚀刻和/或它们的组合的蚀 刻工艺形成。在一个实施例中，在上面参照框514描述的隔离层中形成开 口。在一个实施例中，在(SOI衬底的)埋置绝缘层中形成开口。参照图 13，提供开口1302。开口1302露出有源层608的一部分。具体地说，可 以露出有源层608的沟道区域802。

方法500然后进行到框522，在衬底上在由开口提供的露出的有源区 域中形成界面层。框522可以基本类似于上面参照图1描述的方法100的 框108。界面层可以包括用于任何特定的生物分子结合的材料。在一个实 施例中，界面层包括高k介电材料，诸如HfO₂。在一个实施例中，界面层 包括金属层，诸如Pt、Au、Al、W、Cu和/或其他合适的金属。其他示例 性界面材料包括高k介电膜、金属、金属氧化物、电介质和/或其他合适的 材料。作为又一实例，示例性界面材料包括HfO₂、Ta₂O₅、Pt、Au、W、Ti、 Al、Cu、这些金属的氧化物、SiO₂、Si₃N₄、Al₂O₃、TiO₂、TiN、SnO、SnO₂； 和/或其他合适的材料。界面层可以包括材料的多个层。可以使用包括CVD、 PVD、ALD和/或其他合适的沉积方法的合适的CMOS工艺形成界面层。参照 图14的实例，在有源层608上设置界面层1402。可以对界面层1402进行图 案化以与栅极结构对准(例如，界面层1402被设置和图案化成仅保留在开口 1302中)。

方法500然后进行到框524，在器件衬底上设置流体沟道。流体沟道可以 限定位于界面层上面的区域以使溶液可以保留在界面层上。流体沟道可以通过 利用聚二甲基硅氧烷(PDMS)的软光刻、晶圆接合方法和/或其他合适的方法 形成。流体沟道可以基本类似于上面参照图4描述的流体沟道406。参照图 15的实例，在衬底上设置流体沟道1502。流体沟道1502提供位于界面层 1402上面的腔1504。溶液可以被设置在腔1504中，如下面进一步详细描 述的。

方法500然后进行到框526，在界面层上设置受体。受体可以包括酶、 抗体、配体、肽、核苷酸、器官的细胞、生物体和组织碎片。

参照图16的实例，在界面层1402上设置多个受体1602。

方法500然后进行到框528，在流体沟道中提供包含靶分子的溶液。

参照图17的实例，在流体沟道1502中设置溶液1702。溶液1702接 触受体1602。

在方法500的实施例中，框524、框526和/或框528可以被省略、通 过不同的实体执行和/或以CMOS工艺以外的工艺执行。

因此，FET610被修改成提供BioFET1704。BioFET1704允许受体1602 控制BioFET1704的电导，同时栅极结构614(例如多晶硅)提供背栅极。 栅极结构614提供能够控制沟道电子分布而无体衬底效应的背栅极。如果 受体1602连接至界面层1402上提供的分子，改变了在源极/漏极616之间 的有源层608中的场效应晶体管沟道802的电阻。因此，BioFET1704可以 用于在开口1302周围和/或开口1302中的环境中检测一种或多种特异性分 子，包括生物分子或生物实体。BioFET1704可以被布置成诸如上面参照图 3和/或图4所述的阵列型图案。互连件1102可以为BioFET1704、包括例 如为前栅极或受体1602/界面层1402提供偏压。

现参照图18，示出了使用互补金属氧化物半导体(CMOS)工艺制造 BioFET器件的方法1800。图19至图26是在方法1800的各个制造阶段期 间根据一个实施例的半导体器件1900的截面图。可以理解，可以在方法 1800之前、期间和之后提供其他步骤，并且对于方法的其他实施例，下面 描述的一些步骤可以被替换或者消除。还可以理解可以在半导体器件1900 中加入其他部件，并且对于半导体器件1900的其他实施例，下面描述的一 些部件可以被替换或者消除。方法1800是上面参照图1描述的方法100的 一个实施例。而且，方法1900可以用于制造半导体器件，诸如上面参照图 2描述的半导体器件200、具有上面参照图3描述的布局300的半导体器件、 和/或上面参照图4描述的器件400。

方法1800开始于框1802，提供器件衬底。框1802可以基本类似于上 面参照图1描述的方法100的框102和/或上面参照图5的方法500描述的 框502。参照图19的实例，提供衬底1902。衬底1902是包括体硅层1904、 氧化物层1906和有源层1908的SOI衬底。氧化物层1906可以是埋氧(BOX) 层。在一个实施例中，BOX层是二氧化硅(SiO₂)。有源层1908可以包括 在各个区域中被适当掺杂的硅。

方法1800然后进行到框1804，其中在器件衬底上形成晶体管元件。 晶体管元件可以是场效应晶体管(FET)。框1804可以基本类似于上面参 照图1描述的方法100的框104和/或可以基本类似于上面参照图5描述的 方法500的框504。参照图19的实例，在衬底1902上设置晶体管元件1910。 晶体管元件1910包括栅极电介质1912、栅电极1914和设置在阱1919中 的源极/漏极区域1916。源极/漏极区域1916和阱1919可以是包括相反类 型(例如，n型、p型)的掺杂物的区域。在一个实施例中，栅电极1914 是多晶硅栅极。其他示例性栅电极1914包括金属。在一个实施例中，栅极 电介质1912是栅极氧化物层。其他示例性栅极电介质1912的组成包括高 k电介质、氮化物、氮氧化物和/或其他合适的介电材料。

每个源极/漏极区域1916均具有源极/漏极轮廓。可以参照图27、图28 和图29更好地理解源极/漏极区域1916的实施例。图27示出具有在图28 和图29中突出显示的窗口2702的晶体管元件1910。晶体管元件1910的 一个实施例在图28中示出为具有掺杂轮廓2802。掺杂轮廓2802示出在源 极/漏极区域1916的制造期间通过沉积掺杂物形成的轮廓。如图所示，注 入工艺部分地穿过有源层1908注入n型或p型的掺杂物。在这样的实施例 中，源极/漏极区域1916的掺杂轮廓可能不从有源层1908的顶面延伸到其 底面。相反，图29示出具有从有源层1908的顶面到其底面延伸全部厚度 的掺杂轮廓2902的晶体管元件1910的实施例。

为了以延伸穿过有源层1908的方式建立具有类似于图29的掺杂轮廓 2902的掺杂轮廓的实施例，在注入期间对一些变量进行控制。这些变量包 括掺杂物剂量、注入方向和能量以及掺杂物使用的类型，因为一些掺杂物 可能比其他掺杂物重并且一些掺杂物可能提供更好的扩散。所以为了形成 如同掺杂轮廓2902的掺杂轮廓，掺杂物剂量可以在每立方厘米10¹⁰至约 10¹⁶个原子的范围内。使用的加速电压或能量在约20keV至约200keV的 范围内。一些实施例包含砷和/或磷。通过小心地控制注入工艺，有源层1908 中与栅电极1914相对的面上的浓度在每立方厘米约10¹⁷至约10²⁰。在一些 实施例中，如图6至图17所示的晶体管元件610的源极/漏极区域616和 图2的半导体器件200的源极204和漏极206也具有如同掺杂轮廓2902的 掺杂轮廓。

方法1800然后进行到框1806，在衬底上形成MLI结构。MLI结构可 以包括导线、导电通孔和/或中间介电层(例如ILD层)。MLI结构可以提 供与参照框1804描述的晶体管的物理连接和电连接。框1806可以基本类 似于上面参照图5描述的方法500的框506。

参照图19的实例，在衬底1902上设置MLI结构1918。MLI结构1918 包括通过导电通孔或插塞1922连接的多条导线1920。在一个实施例中， 导线1920包括铝和/或铜。在一个实施例中，通孔1922包括钨。然而，用 于导线1920和/或通孔1922的其他导电组成也是可能的。在衬底1902上 设置包括介于MLI结构1918的导电部件之间的介电层1924。介电层1924 可以是ILD层和/或由多个ILD子层组成。在一个实施例中，介电层1924 包括氧化硅。然而，再次地，其他实施例也是可能的。MLI结构1918可以 提供与包括栅极1914和/或源极/漏极1916的晶体管1910的电气连接。

方法1800然后进行到框1808，将载具(或操作)衬底连接(例如接 合)至器件衬底。可以将载体衬底连接至器件衬底的前面。例如，在一个 实施例中，将载体衬底接合至ILD层。在一个实施例中，将载体衬底接合 至在MLI和/或ILD层上形成的钝化层。可以使用熔接、扩散接合、共晶 接合和/或其他合适的接合方法将载体衬底连接至器件衬底。用于载体衬底 的示例性组成包括硅、玻璃和石英。然而，众多其他组成也是可能的并且 在本发明的范围内。在一个实施例中，在载体衬底上提供一个或多个导电 层。导电层可以与衬底1902上的一个或多个器件连接(例如物理连接和/ 或电气连接)。在一个实施例中，载体衬底包括接合焊盘。

参照图20的实例，将载体衬底2002连接至器件衬底1902。在一个实 施例中，载体衬底2002是硅。载体衬底2002包括互连系统(interconnect  scheme)2004，其包括导电迹线2006和通孔2008，然而，其他互连系统 也是可能的，包括那些提供不同布线的互连系统、包括多个导电迹线层的 互连系统和/或其他合适的互连方法。在绝缘层2010中设置互连系统2004。 在一个实施例中，绝缘层是氧化硅。

互连系统2004包括连接(例如物理连接和/或电气连接)至器件衬底 1902例如连接至MLI结构1918的接合元件2012。接合元件2012可以包 括共晶接合或金属至金属扩散接合。在一个实施例中，接合元件2012是锗 和铝铜合金之间的共晶接合。许多其他共晶接合组成也是可能的。互连系 统2004还包括I/O焊盘2014。I/O焊盘2014可以适合于连接至接合引线、 凸块、球和/或其他接合装置以提供从器件1900到其他器件和/或仪器的连 接。

方法1800然后进行到框1810，对器件衬底进行减薄。框1810可以基 本类似于上面参照图5描述的方法500。可以使用湿蚀刻工艺、干蚀刻工 艺、等离子体蚀刻工艺、化学机械抛光(CMP)工艺和/或其他用于除去部 分半导体衬底的合适的工艺对器件衬底进行减薄。示例蚀刻剂包括HNA、 TMAH、KOH、BOE和/或其他与CMOS工艺技术兼容的合适的蚀刻剂。 在一个实施例中，对SOI衬底进行减薄以使埋置绝缘层(例如氧化物BOX) 保留在衬底上而去除体硅。参照图21的实例，已对衬底1902进行了减薄， 去除了上面参照图19描述的体硅层1904。减薄工艺可以包括使用埋氧层 1906作为蚀刻停止层。在其他实施例中，埋氧层1906可以被去除。

方法1800然后进行到框1812，在衬底上形成隔离层。隔离层可以包 括介电材料，诸如氧化物或氮化物。在一个实施例中，隔离层是氮化硅。 隔离材料可以提供保护性阻挡件(例如，湿气阻挡件)。参照图22的实例， 在埋氧层1906和有源层1908上设置隔离层2202。在一个实施例中，隔离 层2202是氮化硅。

方法1800然后进行至框1814，在衬底的背面上形成开口。可以形成 使衬底中位于晶体管结构下面的有源区域(例如，沟道区域)的一部分被 露出的开口。开口可以与晶体管的栅极结构基本对准。可以通过合适的光 刻工艺接着进行诸如干蚀刻、湿蚀刻、等离子体蚀刻和/或它们的组合的蚀 刻工艺来形成开口。在一个实施例中，在上面参照框1812描述的隔离层和 SOI衬底的埋氧层中形成开口。参照图23的实例，提供开口2302。开口 2302露出有源区域1908的一部分。具体地说，可以露出有源区域1908的 沟道区域。

方法1800然后进行到框1816，在衬底上在开口中例如在露出的有源 区域上形成界面层。框1816可以基本类似于上面参照图1描述的方法100 的框108和/或可以基本类似于上面参照图5描述的方法500的框522。参 照图24的实例，在有源区域1908上设置界面层2402。界面层2402与栅极结 构对准(例如，被设置在栅极结构1914上)。界面层2402包括第一层和第二 层。在一个实施例中，第一层是高k介电材料(例如，HfO₂)。在一个实施例 中，第二层是金属(例如，Au)。在一些实施例中，界面层2402仅包括第一 层，而在其他实施例中，其包括第一层和受体层。

关于界面层2402的更多细节在图30中示出。图30示出在图26的情况中 描述的BioFET2606的简化图。图30提供关于界面层2402和栅极电介质1912 的细节。如上面所述，界面层包括由高k介电材料形成的第一层和第二层。在 各个实施例中，第二层是金属层、受体层，或者完全不存在第二层以使界面层 2402仅具有单个介电层。如上面所述，可以通过各种方法形成诸如界面层2402 的界面层，包括ALD、金属有机化学汽相沉积(MOCVD)、金属沉积和氧化、 以及溅射。在一些实施例中，ALD用于形成界面层，接着进行采用诸如臭氧、 H₂/N₂、Ar/H₂或D₂的形成气体的退火步骤。

界面层2402在有源层1908的一面上提供栅极，同时栅极结构1914充当 另一栅极。BioFET2606的双栅极特性在一些实施例中用于提供信号放大，从 而增强BioFET2606靶向生物分子或生物实体的灵敏度。由BioFET2606提供 的放大可以以下列方程式进行描述。

$\frac{\Delta V_{\mathrm{GS}2}}{\Delta V_{\mathrm{GS}1}}=\left(\frac{{\mu }_1}{{\mu }_2}\frac{{\left(\frac{W}{L}\right)}_1}{{\left(\frac{W}{L}\right)}_2}\frac{V_{\mathrm{DS}1}}{V_{\mathrm{DS}2}}\right)\frac{C_{\mathrm{OX}1}}{C_{\mathrm{OX}2}}=\alpha \frac{C_{\mathrm{OX}1}}{C_{\mathrm{OX}2}}$   (方程式1)

$\Delta I_{\mathrm{DS}2}={\mu }_1{\left(\frac{W}{L}\right)}_2{V}_{\mathrm{DS}}\Delta V_{\mathrm{FG}2}$   (方程式2)

△I_DS1＝μ₁1V_DSΔV_FG1    (方程式3)

可以通过如方程式1中所见的许多因数调节放大。在可以用于调节放大的 因数中，由两个栅极结构提供的因数包括：栅极尺寸(即，宽度、长度和厚度)、 用于界面层2402和栅极电介质1912的一种或多种介电材料和所用的介电材料 的介电常数。在一些实施例中，当C_OX1大于C_OX2时实现放大。在一些实施例 中，通过使界面层2402(或者在具有多层界面层2402的实施例中，界面层的 介电层)由具有比用于形成栅极电介质1912的不同材料的介电常数更高的介 电常数的材料形成来实现放大。例如，界面层2402可以具有大于3.9的介电 常数。

如图30所示，厚度T1是界面层2402的介电层的厚度，而厚度T2是栅 极电介质1912的厚度。在一些实施例中，通过使有效厚度T2小于有效厚度 T1实现放大。厚度差可以小至几埃、大至几百埃。在一些实施例中，可以使 用ALD工艺来形成厚度T2为约40埃至约60埃的栅极电介质1912以及形成 厚度T1为约20埃至约30埃的界面层2402。

此外，与界面层2402(以及与界面层2402相关的半导体器件方面)相关 的跨导可以高于与电介质1912(以及与电介质1912相关的半导体器件方面) 相关的跨导。这种跨导差可能是由位于有源层1908的两侧上的源极/漏极区域 1916具有不同的注入浓度而生成的。而且，可以通过使与界面层2402相关的 亚阈值摆幅小于与栅极电介质1912相关的亚阈值摆幅来实现放大。

上述因数的任何组合可以用于为BioFET2606提供放大因数。在包括图2 的半导体器件200和如图17所示的BioFET1704的其他实施例中，可以如上 所述提供放大。

方法1800然后进行到框1818，露出在载体衬底上提供的I/O接合焊盘。 在一个实施例中，对器件衬底进行切割和/或蚀刻以使导电焊盘被露出在载具 晶圆上。导电焊盘或接合焊盘可以提供与器件1900的连接(例如，I/O连接)。 可以应用许多连接方法以通过接合焊盘提供与器件的连接，包括引线接合、凸 块连接、导电球连接、和/或其他合适的I/O连接。参照图25的实例，对器件 衬底1902进行切割和/或蚀刻以去除衬底1902位于载体衬底2002包括I/O焊 盘2014上面的一部分。

方法1800然后进行到框1820，在器件衬底上方设置流体沟道。流体沟道 可以限定出位于界面层上面的区域以使溶液可以保留在界面层上。流体沟通可 以通过PDMS方法、晶圆接合方法和/或其他合适的方法形成。流体沟道可以 基本类似于上面参照图4描述的流体沟道406。框1820可以基本类似于上 面参照图5描述的方法500的框524。在一个实施例中，在方法1800的框 1818之前提供框1820。参照图26的实例，在衬底上设置流体沟道2602。 流体沟道2602提供位于界面层2402上面的腔2604。溶液可以设置在腔 2604中。

方法1800然后进行到框1822，在界面层上设置受体。框1822可以基 本类似于上面参照图5描述的方法500的框526。方法1800然后进行到框 1824，在流体沟道中提供离子溶液。框1824可以基本类似于上面参照图5 描述的方法500的框528。在方法1800的实施例中，框1820、框1822和 框1824可以被省略、通过不同的实体实施和/或以CMOS工艺以外的工艺 实施。

因此，FET1910被修改以形成BioFET2606。BioFET2606允许受体 控制BioFET2606的电导，同时栅极结构1914(例如多晶硅)提供背栅极。 栅极结构1914提供能够控制沟道电子分布而无体衬底效应的背栅极。如果 受体连接至分子，改变了在源极/漏极1916之间的有源区域1908中的场效 应晶体管沟道的电阻。因此，BioFET2606可以用于在开口2302周围和/ 或开口2302中的环境中检测一种或多种特异性分子，包括生物分子或生物 实体。BioFET2606可以被布置成诸如上面参照图3和/或图4描述的阵列 型图案。互连件2014可以为BioFET提供偏压，包括例如为前栅极或受体/ 界面层提供偏压。

在一个实施例中，CMOS制造机构(例如制造厂)可以加工方法500 和/或相关的器件直到流体沟道形成。在一个实施例中，后面的用户可以提 供表面处理技术、离子溶液、受体等。例如，制造厂可以为用户(例如， 消费者)提供诸如上面参照图14和/或图25描述的器件。

总之，本文所公开的方法和器件提供使用CMOS和/或CMOS兼容工 艺制造的BioFET。所公开的BioFET的一些实施例可以用于生物和/或医药 应用，包括那些涉及液体、生物实体和/或试剂的应用。本文所描述的一些 实施例的一种检测机制包括由于靶生物分子或生物实体与栅极结构或者在 器件的栅极结构上设置(例如，固定化)的受体分子结合而引起的BioFET 的FET的电导调制。

本文所描述的BioFET的一些实施例包括翻转的FET，其可以至少部 分地使用常规工艺制造。具体地说，在CMOS FET的背面形成开口(例如， 在阱栅极)。将生物相容的界面材料和受体材料放置在该开口中从而使可 以通过电阻器的性能(例如电流)的变化来检测存在的生物实体结合。因 此，在一些实施例中，晶体管包括源极/漏极区域(例如，形成为常规的FET) 和用于生物感测的包括介电膜和/或位于介电膜的顶部上的金属堆叠件的 流体栅极结构。钝化层可以保护由周围的流体新形成的“晶体管”。在一 些实施例中，器件包括导电(金属)层和布线以及层间或金属间介电电路 和位于源极/漏极区域下面的I/O连接。

BioFET的一些实施例被布置成阵列形式。它们可以包括用于背栅极偏 置的背栅极以改进反应时间和/或增强灵敏度。栅极结构可以构建在绝缘体 上硅(SOI)衬底上。这在一些实施例中可以提供在更快的速度下操作和/ 或消耗更少的功率的优势。在SOI衬底上提供的翻转的晶体管可以实现改 进的制造一致性、改进的工艺控制等。一些实施例可以提供例如由于形成 在SOI衬底上而改进的短沟道效应。

在描述这些实施例的一个或多个实施例中，本发明可以提供优于现有 器件的一些优势。在随后讨论的优势或益处中，应当注意到这些益处和/或 结果可以在一些实施例中出现但不是必需的。本发明的一些实施例的优点 包括提供可消费者定制的产品的能力。例如，可以由消费者执行流体沟道 形成、受体引入等。实施例的其他实例包括提供生物友好的界面材料。作 为本文所描述的一个或多个实施例的优势的又一实例，在常规的器件中， 通常需要高纵横比加工来形成生物相容界面(例如，需要从衬底的前面蚀 刻到栅极结构)。因为本发明方法提供在减薄的晶圆的背面上加工，可以 减少纵横比。得到的器件的有益之处可以在于背栅极可以很容易地控制沟 道电极分布并减少体衬底效应，因为其由栅极结构(例如多晶硅电极)而 不是衬底提供的。

一些实施例的又一些示例性优点包括但不限于分离的电气元件和流体 元件，其可以单独地进行优化而无交叉干扰。分离的电气元件和流体元件 还可以或者可选地最小化由于(例如金属层的)寄生电容引起的信号衰减 的影响。一些实施例的又一些示例性优点包括基于期望的设计目标选择流 体栅极的合适的材料的能力，举例来说，诸如基于设计者对流体栅极材料 (电介质和/或金属)的选择而改进缔合和解离能力和结合能力；由于对具 有较大的导带偏移的流体栅极材料(例如电介质)的选择而最小化漏电流； 由于设计者对具有较高的介电常数和/或金属导电率的流体栅极材料的选 择而增强灵敏度；由于设计者对流体栅极材料的选择而改进液体电阻和/或 其他优势。

再次地，应该理解上面所述的任何优点可以存在于本发明的一些实施 例中，但不是任何特定实施例所必需的。而且，可以理解本文所公开的不 同实施例提供不同的发明内容，并且在不背离本发明的精神和范围的情况 下可以对其进行各种变化、取代和改变。

因此，可以理解在一个实施例中，所描述的BioFET器件包括衬底和在 衬底的第一表面上设置的栅极结构。器件还包括设置在衬底的第二(且相 对的)表面上的隔离层。隔离层包括开口，该开口具有在衬底的第二表面 上在开口中形成的界面层。

在另一实施例中，提供了一种半导体器件，该半导体器件包括BioFET 器件阵列。该阵列连接至至少一个感测放大器。BioFET器件阵列可以包括 BioFET器件，该BioFET器件具有作为背栅极的栅极结构和在BioFET器 件的沟道区域上形成的可通过操作充当前栅极的界面层。

作为另一实例，提供了一种器件，该器件包括BioFET器件和与BioFET 器件连接的感测放大器。BioFET器件包括在衬底上形成的栅极结构、在衬 底中邻近栅极结构形成的源极区域和漏极区域以及介于源极区域和漏极区 域之间且位于栅极结构下面的沟道区域。界面层设置在沟道区域上。界面 层设置在沟道区域的第一表面上，而栅极结构设置在沟道区域的相对的第 二表面上。界面层可通过操作提供用于生物分子和生物实体中至少一种的 结合界面。

输入/输出焊盘可以设置在具有栅极结构的衬底上。可选地，输入/输出 焊盘设置在与该衬底连接的载体衬底上。而且，多条线(例如位线)可以 与BioFET器件连接，当BioFET检测到靶生物分子或生物实体时该BioFET 器件可通过操作运载电流。

在又一个实施例中，一种制造BioFET器件的方法包括提供器件衬底， 在该器件衬底上设置有FET器件。然后在器件衬底的第一表面上形成多层 互连件(MLI)。将载体衬底连接到MLI。可以将载体衬底连接到在MLI 上形成的钝化层。对器件衬底进行减薄以露出FET器件的沟道区域。在减 薄的器件衬底的第二表面上形成隔离层，以及位于隔离层中的开口露出沟 道区域。可以在露出的沟道区域上形成界面层。

在又一个实施例中，一种制造BioFET器件的方法包括提供器件衬底， 在该器件衬底上设置有FET器件；以及在器件衬底的第一表面上形成多层 互连件(MLI)。将载体衬底连接到MLI。载体衬底包括至少一条导线和 接合焊盘或接合层。然后对器件衬底进行减薄以露出FET器件的沟道区域。 在减薄的器件衬底的第二表面上形成隔离层。隔离层包括露出沟道区域的 开口。去除器件衬底的一部分以露出位于载体衬底上的接合焊盘或接合层。

本发明实施例可以包括详细提供的具体实施例和实例的组合。