基于李氏制约竞争计数编码的16线-4线编码电路

摘要

本发明公开一种基于李氏制约竞争计数编码的16线-4线编码电路，包括8个四输入或门和4个两输入或门，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码；本发明所设计的基于李氏制约竞争计数编码的16线-4线编码电路具有特征序列，有规律可循，并且能够提高信号传输的可靠性，降低系统误码率。

说明书

技术领域

本发明涉及一种编码电路，特别是指一种基于李氏制约竞争计数编码的16 线-4线编码电路。

背景技术

在进行逻辑电路的设计中，16进制计数码因其优势而得到广泛的使用，而 为了降低信号在输入输出时的竞争-冒险现象，采用制约竞争的计数码显得尤为 重要。

目前常用的是格雷码，其码制与十进制数字的对应关系可参考表1：

表1

十进制数 格雷码 0 0000 1 0001 2 0011 3 0010 4 0110 5 0111 6 0101 7 0100 8 1100 9 1101 10 1111 11 1110 12 1010 13 1011

14 1001 15 1000

然而，这种格雷码并无规律可循，必须强记，在使用中多有不便，因此，本 发明人在已有的制约竞争的16进制计数码的基础上，提出一种新的编码方案， 并以此设计出电路，本案由此产生。

发明内容

本发明所要解决的技术问题是提供一种具有特征序列，有规律可循，并且能 够提高信号传输的可靠性，降低系统误码率的基于李氏制约竞争计数编码的16 线-4线编码电路。

本发明为解决上述技术问题采用如下技术方案：

本发明设计了一种基于李氏制约竞争计数编码的16线-4线编码电路，用于 将输入的16进制计数码转换为4位李氏制约竞争计数编码，包括8个四输入或 门和4个两输入或门；

所述16进制计数码的码位由第一位至第四位依次升高，所述4位李氏制约 竞争计数编码的码位由第一位至第四位依次升高；

所述第一四输入或门的4个输入端分别用于输入16进制计数码的第一、二、 三、四位，第二四输入或门的4个输入端分别用于输入16进制计数码的第五、 六、七、八位，第三四输入或门的4个输入端分别用于输入16进制计数码的第 三、四、五、八位，第四四输入或门的4个输入端分别用于输入16进制计数码 的第九、十、十四、十五位，第五四输入或门的4个输入端分别用于输入16进 制计数码的第五、六、七、八位，第六四输入或门的4个输入端分别用于输入 16进制计数码的第九、十、十一、十二位，第七四输入或门的4个输入端分别 用于输入16进制计数码的第二、三、七、八位，第八四输入或门的4个输入端 分别用于输入16进制计数码的第九、十二、十三、十四位；

所述第一两输入或门的两个输入端分别连接第一、二四输入或门的输出端， 第二两输入或门的两个输入端分别连接第三、四四输入或门的输出端，第三两输 入或门的两个输入端分别连接第五、六四输入或门的输出端，第四两输入或门的 两个输入端分别连接第七、八四输入或门的输出端；所述第一至四两输入或门的 输出端依次输出4位输出码的第一至四位。

本发明与现有技术相比具有如下优点：

1.本发明采用一种新型的编码规则，将输入信号编码为制约竞争的码字，使 其在通信过程中安全传输，提高系统的自纠错能力，从而降低通信系统的误码率；

2.本发明所使用的这组码字类似于格雷码，却较之更有优势，它提取出了特 征序列，因此更具优越性。

附图说明

图1是本发明所设计的基于李氏制约竞争计数编码的16线-4线编码电路的 原理图。

具体实施方式

本发明所采用的编码码字如表2所示：

表2

16进制数 8421码 制约竞争计数码   B3B2B1B0 B3B2B1B0 0 0000 0000 1 0001 0001 2 0010 1001 3 0011 1011 4 0100 0011 5 0101 0111

6 0110 0101 7 0111 1101 8 1000 1111 9 1001 1110 A 1010 0110 B 1011 0100 C 1100 1100 D 1101 1000 E 1110 1010 F 1111 0010

如图1所示，本发明设计了一种基于李氏制约竞争计数编码的16线-4线编 码电路，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码，包括 8个四输入或门和4个两输入或门；

所述16进制计数码的码位由第一位至第四位依次升高，所述4位李氏制约 竞争计数编码的码位由第一位至第四位依次升高；

所述第一四输入或门的4个输入端分别用于输入16进制计数码的第一、二、 三、四位，第二四输入或门的4个输入端分别用于输入16进制计数码的第五、 六、七、八位，第三四输入或门的4个输入端分别用于输入16进制计数码的第 三、四、五、八位，第四四输入或门的4个输入端分别用于输入16进制计数码 的第九、十、十四、十五位，第五四输入或门的4个输入端分别用于输入16进 制计数码的第五、六、七、八位，第六四输入或门的4个输入端分别用于输入 16进制计数码的第九、十、十一、十二位，第七四输入或门的4个输入端分别 用于输入16进制计数码的第二、三、七、八位，第八四输入或门的4个输入端 分别用于输入16进制计数码的第九、十二、十三、十四位；

所述第一两输入或门的两个输入端分别连接第一、二四输入或门的输出端， 第二两输入或门的两个输入端分别连接第三、四四输入或门的输出端，第三两输 入或门的两个输入端分别连接第五、六四输入或门的输出端，第四两输入或门的 两个输入端分别连接第七、八四输入或门的输出端；所述第一至四两输入或门的 输出端依次输出4位输出码的第一至四位。

其工作原理是：8个四输入或门共具有32个输入端，其中：

第一四输入或门的输入信号为In1、In2、In3、In4，第二四输入或门的输 入信号为In5、In6、In7、In8，第三四输入或门的输入信号为In3、In4、In5、 In8，第四四输入或门的输入信号为In9、In10、In14、In15，第五四输入或门 的输入信号为In5、In6、In7、In8，第六四输入或门的输入信号为In9、In10、 In11、In12，第七四输入或门的输入信号为In2、In3、In7、In8，第八四输入 或门的输入信号为In9、In12、In13、In14；

而第一两输入或门的输入端分别连接第一和第二四输入或门的输出端，第二 两输入或门的输入端分别连接第三和第四四输入或门的输出端，第三两输入或门 的输入端分别连接第五和第六四输入或门的输出端，第四两输入或门的输入端分 别连接第七和八四输入或门的输出端；

第一至第四两输入或门的输出信号分别为Y0、Y1、Y2、Y3。

由编码器的工作原理，并结合制约竞争计数码的变换规律，分析得到真值表 如表3所示：

表3

输入（In0-In15） 输出（Y3Y2Y1Y0） 1000_0000_0000_0000 0000 0100_0000_0000_0000 0001 0010_0000_0000_0000 1001 0001_0000_0000_0000 1011 0000_1000_0000_0000 0011

0000_0100_0000_0000 0111 0000_0010_0000_0000 0101 0000_0001_0000_0000 1101 0000_0000_1000_0000 1111 0000_0000_0100_0000 1110 0000_0000_0010_0000 0110 0000_0000_0001_0000 0100 0000_0000_0000_1000 1100 0000_0000_0000_0100 1000 0000_0000_0000_0010 1010 0000_0000_0000_0001 0010

由表3可以得到编码器输出的布尔函数：

Y0=In1+In2+In3+In4+In5+In6+In7+In8

Y1=In3+In4+In5+In8+In9+In10+In14+In15

Y2=In5+In6+In7+In8+In9+In10+In11+In12

Y3=In2+In3+In7+In8+In9+In12+In13+In14

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围， 凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本 发明保护范围之内。