用于填充半导体材料本体中深沟槽的工艺以及根据相同工艺所得的半导体器件

摘要

一种用于制造半导体器件(10；10‘)的工艺构思如下步骤：提供具有至少有一个深沟槽(4)的半导体材料本体(2)，该深沟槽(4)从本体顶部表面(2a)开始延伸通过半导体材料的所述本体；以及经由半导体材料外延生长填充深沟槽(4)，因而在半导体材料本体(2)内形成柱状结构(8)。制造工艺进一步构思通过对正在外延生长的半导体材料的伴生化学蚀刻调节外延生长以获得无空隙紧凑填充的深沟槽(4)的步骤；具体而言，蚀刻气体流被导入至与外延生长同一反应环境中，其中源气体流被提供用于相同的外延生长。

说明书

技术领域

本发明涉及一种用于填充由半导体材料制成的本体中的深沟槽 的工艺，并涉及一种根据相同工艺所得的半导体器件。具体而言，本 公开在并非暗示丧失普遍性的前提下明确引用电荷平衡类型的半导 体功率器件(例如二极管、MOSFET、IGBT、或双极晶体管)。

背景技术

如所知地，近年来开发出各种技术方案以提高半导体功率器件的 效率，尤其是在提高对应的击穿电压和减小对应的输出电阻方面。

例如，U.S.US 6,586,798、US 6,228,719、US 6,300,171和US  6,404,010中公开的垂直导电半导体功率器件，其中，在形成具有给定 导电类型的漏极区(例如N型导电性)的外延层内，提供相反导电性 (例如P型导电性)的柱状结构。该柱状结构的掺杂剂浓度使得以如 下方式平衡外延层的电荷量：产生基本的电荷平衡(所谓的多漏极 (MD)技术或超结(SJ)技术)。

这种电荷平衡使得能够得到高的击穿电压，如图1中图表所示， 其突出显示了半导体器件的击穿电压(BV)值在与漏极层中完美电 荷平衡对应的点处具有最大值(Nd代表N型的掺杂剂类的浓度，而 Na代表P型的掺杂剂类的浓度)。此外，外延层的高浓度使得能够 得到低输出电阻(并且因此得到低的传导损失)。

柱形结构的制造可以构思外延层生长步骤的序列，以N型为例， 每一步之后为注入相反类型的掺杂剂的步骤，在这种情况下该相反类 型是P型。堆叠注入区以便形成柱状结构。接下来，为了使由注入和 外延生长交替构成的柱状结构连续，需要增加该器件的热预算。最终， 功率器件的本体区域以如下方式被提供为与柱状结构相接触：柱状结 构构成本体区域的在漏极区内的延伸。

该技术的演变导致了构成器件的基础带(elementary strip)的密 度的渐进增加，以进一步增加外延层的电荷浓度并得到对于给定的相 同击穿电压(与柱状结构的高度基本上关联)具有更小输出电阻的器 件。然而另一方面，基础带密度的上升导致了外延生长步骤数的对应 增加(高达甚至大于十的数字)和所得器件的热预算的增加，并且因 此增加了涉及的制造成本和时间以及缺陷(其与外延生长的步骤有内 在联系)。

用于制造电荷平衡的柱状结构的可替换的技术因此得以发展，其 具体构思了在半导体材料晶片的表面部分中的深沟槽形成，例如通过 对应的外延层，和随后以适当掺杂的半导体材料来填充相同的沟槽以 得到电荷平衡。

例如，提出了技术方案，其中经由以下列步骤填充沟槽：半导体 材料的非选择性外延生长的步骤，交替地以各别并且分离的步骤蚀刻 表面生长部分(所谓的“多步工艺”)。

整体上，所述的用于制造具有电荷平衡结构的功率器件的技术方 案在复杂性和制造成本方面以及在得到真正的电荷平衡方面(例如， 由于电荷空间分布的差的均匀性或者由于剩余缺陷的存在，尤其是在 填充沟槽时的空隙)并未被证明是总体满意的。

具体而言，深沟槽的外延填充的步骤被证明是至关重要的，特别 在相同的沟槽具有高的纵横比或形状系数(即深度和宽度之间的高比 率)的情况下。

实际上，如图2所突出显示的那样，由于反应气体浓度随着深度 而降低，因此外延生长的速率(V_growth)随着沟槽中深度越深和与半导体 材料晶片表面的距离越远而降低。因此，表面处沟槽的侧壁生长前沿 可能在沟槽自己的填充完毕之前相接触；一旦填充工艺完成，则空隙 可能因而留在已被填充的沟槽内部。这些空隙在一些情况下具有可能 甚至大的和与相同沟槽的宽度相当的尺寸。

这些空隙的存在，以及已填充的沟槽中的一般剩余缺陷可以危害 所得的半导体器件的电学特性，例如反向偏置区中的电学特性。

发明公开

本发明的目的因此是全部或者部分解决之前所突出示出的问题， 并且具体地在于提供一种制造工艺，该制造工艺将使得能够得到具有 改良电学特性的器件，并且将有好的生产简易性和受控的制造成本。

因此，根据本发明，基本如附加的权利要求书所限定地提供了一 种用于制造半导体器件的工艺以及一种对应的半导体器件。

附图说明

为了更好得理解本发明，现在仅通过非限制性示例并且参考所附 附图来描述本发明的优选的实施例，其中：

图1和图2示出了关于半导体器件和常规类型的制造工艺的电学 量和物理量的图表；

图3a-图3g示出了根据本发明的一种实施例的在用于填充深沟槽 的工艺期间由半导体材料制成的本体的示意截面图；

图4示出了在图3a-图3g所示的填充工艺的子步骤期间采用的生 长率和蚀刻速率的图；

图5示出了在图3a-图3g所示的在填充工艺的子步骤期间采用的 气流的比率图。

图6a-图6g示出了根据本发明的一个不同实施例的在用于填充深 沟槽的工艺期间，由半导体材料制成的本体的示意截面图；

图7和图8示出了在填充深沟槽的工艺结束时提供的半导体器件 的示意截面图；

图9a和图9b分别示出了在第一变体实施例中，图8的半导体器 件的边缘终止(edge-termination)结构的截面和俯视图；以及

图10a和图10b分别示出了在第二变体实施例中，图8的半导体 器件的边缘终止结构的截面和俯视图。

具体实施方式

现在具体参照电荷平衡半导体器件的制造来描述根据本发明的 一个实施例的制造工艺，其中具有给定的导电性的柱状结构在由相反 导电性的半导体材料制成的本体内部形成，以用于平衡其总电荷。然 而注意，将被描述的工艺发现了用于提供之前在半导体材料的本体内 部所做成的深沟槽的均匀填充，无缺陷(也就是空隙)的整体应用。

图3a(未按比例绘制，后图亦然)示出了半导体材料(具体而言 为硅)的晶片1，晶片1包括衬底1a和在衬底1a上设置的并且具有 第一导电性类型(例如N型)的结构层2以及顶部表面2a；例如， 结构层2是之前在衬底1a上生长的外延层。

深沟槽4是在结构层2的深度方向(向着下面的衬底1a)上垂直 延伸(即在与图3a的截面垂直的方向)通过所述结构层2的表面部 分。例如使用掩模和各向异性干法化学蚀刻(未在此详细描述)的光 刻技术获得深沟槽4。

图3a(随后的图也)更清晰地示出了晶片1的表面部分的放大图， 其包含单对相邻的深沟槽4(在与将形成的半导体器件的两个对应带 所对应的位置，如在下文中所阐明的那样)。然而清楚地是，下文中 所描述的工艺步骤还考虑到了晶片1的其余部分。

深沟槽4具有基本垂直的侧壁(正交于顶部表面2a)，其有着关 于同一个顶部表面2a的倾斜角度以及高的纵横比，该倾斜角度例如 在88°和90°之间。例如，深沟槽4有30μm的深度以及1.5μm至3μm 的宽度；或者10μm的深度以及0.5μm至1.5μm的宽度(对应的深 度因此为对应的宽度的例如十倍至二十倍)。

如已知的那样，深沟槽4的宽度确定所得半导体器件的电压等级。 例如，对于5μm的深度而言，其对应100V的电压等级，然而对于 30μm的深度而言，其对应600V的电压等级。而且，所得半导体器 件的截止电压可以根据结构层2的厚度而变化；例如，根据结构层2 的厚度，所得器件的截止电压可以在100V和1500V之间变化。

此外，两个相邻的深沟槽4之间的(平行于顶部表面2a并垂直 于深度方向测量的)横向分离的距离例如在3μm和6μm之间；这个 分离距离以及相同的深沟槽4的宽度限定最终的半导体器件(其实际 上由多个基本结构组成)的结构的周期性。

如图3b所示，该工艺继续进行深沟槽4的内部侧壁的表面处理 步骤，具体而言包括在氢气环境下在高温度下(例如，从1000℃至 1150℃)进行的退火热处理。这种处理使得能够去除由于之前的干法 蚀刻(其导致了深沟槽4的形成)所造成的损伤并且可以去除侧壁上 的表面粗糙(所谓的“扇形凹口(scallop)”)。在同一工艺步骤中， 还会去除侧壁上可能的氧化物，其是在之前的工艺步骤中形成的，所 以在这个步骤结束时侧壁是光滑且均匀的。

具体而言，在同一反应器中，可以执行前述的退火，然后将再执 行用于填充深沟槽4的外延生长。

该工艺然后继续填充深沟槽4，具体而言通过用掺杂为第二导电 性类型(在所述的示例中为P型(例如以硼离子掺杂))的单晶硅进 行均匀外延填充，该均匀外延填充没有相同的深沟槽的空隙。

具体而言，为了得到均匀填充的深沟槽4，本发明的一个方面构 思在用于外延生长的反应环境内使用适当的化学蚀刻剂，该化学蚀刻 剂同用于外延生长的源气体相混合，该化学蚀刻剂能够适当调节外延 生长的速率。因此，为了得到同质填充的柱状结构，在沿着深沟槽4 壁的外延生长与通过化学蚀刻同时去除所生长的层的一部分(和可能 的已有材料)之间获得适当的动态平衡。换言之，本发明提出一种外 延层生长的和外延层的同时蚀刻的原位平衡(in situ)(即，在外延 生长的同一环境内获得的平衡)，以便以适当地并且动态地调节材料 生长区和在填充步骤中的深沟槽4的形状，并且因此获得相同深沟槽 4的均匀填充。

例如，本发明的一个方面构思使用盐酸(HCl)作为化学蚀刻剂， 在反应环境下将其同硅源气体一起适当供应，硅源气体由例如二氯甲 硅烷(DCS-SiH₂Cl₂)构成。如已突出示出的那样，盐酸(HCL)的 作用在于例如以如下方式适当调节外延生长速率：离表面距离越远， 深沟槽4中外延生长会增加(因而反转由单独的外延生长提供的分布， 见图2)。

在反应环境下还存在着载体气体，其使能够调节反应剂类别的分 压并且也参与到外延生长的整体反应中；例如，可以使用分子氢(H₂) 作为此种载体气体。

如在下文中详述的那样，在用于外延生长的同一反应室内，还供 应了适当的掺杂剂，以便能够实现在每个深沟槽4内形成的柱状结构 内所需要的掺杂剂分布。例如，为了这个目的使用了适当的乙硼烷 (B₂H₆)流，其能够在深沟槽4内部正被形成的柱状结构内形成P型 掺杂剂。

根据本发明的一个独特方面，用于填充深沟槽4的外延生长的步 骤以子步骤的序列衔接，在每个子步骤中，变化工艺条件，具体而言 变化组合参与所得生长的各种气体的流。在各种子步骤内，在进行外 延工艺期间，适当地利用蚀刻剂(该例中为HCl)和生长剂(该例中 为DCS的竞争行为，以便调节深沟槽4的形状和在相同的深沟槽4 中生长的材料的形状，并且防止缺陷(具体而言为剩余间隙)的形成。

一种实施例具体构思由外延生长来填充的步骤包括四个子步骤 的序列，该四个子步骤在图4中在生长和蚀刻的对应速率方面被突出 示出，每个步骤是独特的并且表征为蚀刻与外延生长之间的适当竞争 行为，该竞争行为由在反应环境中的HCL流和DCS流之间的对应比 率给出(比率Φ_HCl/Φ_DCS)。

具体而言，在第一子步骤期间，使用比率Φ_HCl/Φ_DCS(例如，在4 至9之间)的平均值，以便获得比结构层2的顶部表面2a处的生长 速率更高的在深沟槽4底部的生长速率(再次注意，反应类别的适当 平衡，因而能够实现外延生长的通常分布的反转，其中在表面处的生 长速率高于在底部处的生长速率)。另外，在该第一子步骤中，确定 在顶部表面2a处尤其是在横向上更高的蚀刻速率。一般地，在第一 子步骤期间，该工艺会在生长方式(regime)的任何情况下演变，即， 其中外延材料的生长与生长出的(和可能的已存在的)材料的蚀刻相 比具有优势。

如图3c所示，在填充工艺的第一子步骤之后，在深沟槽内形成 外延硅的填充层6(具体而言是单晶硅)，并且以非选择性的方式也 在顶部表面2a上形成外延硅的填充层6(具体而言是单晶硅)。填充 层6包括在每个深沟槽4内的填充区6a，填充层6覆盖每个深沟槽4 的内部侧壁及其底部。

具体而言，由于HCl流所施加的竞争性蚀刻活动，深沟槽4和对 应的填充区6a具有如下轮廓，该轮廓为锥形、向外张开或为漏斗形， 从而在相应的开口处从表面向底部变窄。等同地，深沟槽4和对应的 填充区6a在表面处具有如下侧壁，该侧壁具有表示为i₁的第一倾斜 度以及相同的沟槽的其余部分的比第一倾斜度小(关于竖直方向或深 度方向)的、表示为i₂的第二倾斜度。实际上，蚀刻在深沟槽4的表 面比在底部有着更大的影响，可能还会引起横向去除结构层2(设置 在两个相邻的深沟槽4中间)的表面材料的一部分，即外延生长之前 存在的材料。

在随后的第二工艺子步骤(要注意的是从一个子步骤到下一个的 转变基于部分填充的沟槽的形状的演变以及外延硅的生长厚度的演 变确定)中，再次参见图4，使用了Φ_HCl/Φ_DCS比率的较高值(例如从 9至12)，以便获得结构层2的顶部表面2a处蚀刻(以及材料去除) 和在深沟槽4底部处的外延生长的主要效果。具体而言，该竞争性过 程在深沟槽4的表面区中演变为蚀刻方式(即，与生长相比蚀刻更有 优势)，而该竞争性过程在深沟槽4的深处区中演变为生长方式(即， 总体来说，与蚀刻相比生长更有优势)。

如图3d所示，此工艺子步骤需要重建深沟槽4和同一深沟槽4 内的填充区6a，其假定了“V”分布，即，具有从表面到底部的、同样 关于竖直方向的增加的倾斜度(例如，倾斜度的角度在80°和87°之 间)的侧壁。在对应于深沟槽4底部的区域中具体发生了填充区厚度 6a的增加，以及深沟槽4的开口宽度的增加(由于生长的外延层和可 能的结构层2的已存在的表面材料的横向方向的蚀刻)。再一次地， 深沟槽4和对应的填充区域6a具有在顶部表面2a处的锥形的特征分 布。

在第三工艺子步骤中，在前述第二子步骤之后(再次参见图4)， 应用与在第一子步骤期间使用的蚀刻/生长条件基本等同的蚀刻/生长 条件，即，均值的比率Φ_HCl/Φ_DCS并不远小于在前述的第一子步骤中 所用的均值的比率(例如，从3至8)。此比率同样决定生长方式贯 穿深沟槽4的深度(因为在底部上的外延材料的生长而同时明显减少 的深度)，以及高于表面生长速率的底部生长速率。

如图3e所示，填充工艺的第三子步骤引起了深沟槽4的基本完 整填充，其中对应的填充区6a以均匀且整体无空隙的方式占据深沟 槽4的内部。在第三子步骤结束时，深沟槽4可以仍呈现在顶部表面 2a处的凹处(即小深度的未被填充的区域)。尤其注意，该基本完整 并且均匀填充是在之前的工艺子步骤期间(如之前所突出的那样)重 建深沟槽4和在深沟槽4内的外延生长的形状以便不引起在底部已发 生填充之前的从侧壁的生长的前沿的过早闭合的效果。

该工艺终止于以完整生长方式执行的过度生长的第四子步骤， 即，具有低值的比率Φ_HCl/Φ_DCS，该比率小于之前子步骤采取的值(例 如，从2至4)。具体而言，贯穿深沟槽4的未被对应的填充区6a 所占据的深度地确定基本均匀生长速率。

如图3f所示，此子步骤确定深沟槽4的有效完整填充和结构层2 内的柱状结构的形成，结构层2由均匀、紧凑且无空隙的外延材料所 构成。注意，柱状结构8具有在对应于结构层2的顶部表面2a的区 域中的突起(swelling)。

填充工艺终止于可能的表面平坦化(CMP-化学机械平坦化)步 骤，如图3g所示，为了去除顶部表面2a上的填充层6和前述的柱状 结构8的突起并且使结构层2的顶部表面2a平坦化。

在填充工艺结束时，柱状结构8还有适当的掺杂等级和分布，如 之前所提到的那样，其由如下方法所得到，即在与外延生长被执行的 相同的反应环境下提供适当的掺杂剂类别的流(因此与深沟槽4的外 延填充同时获得柱状结构8的掺杂，其被材料的伴生蚀刻所调节)。

例如，在一种可能的实施例中，柱状结构8具有如下掺杂等级： 平衡存在于结构层2中的电荷，因此提供电荷平衡的结构，而且柱状 结构8还具有竖直贯穿其深度地均匀的掺杂分布。

具体而言，掺杂因数可以表达为掺杂剂类别(在这种情况下为乙 硼烷，Φ_B2H6)的流以及在反应环境中供应的剩余类别的总流之间的比 率：

$\frac{{\Phi }_{B2H6}}{{\Phi }_{\mathrm{DCS}}+{\Phi }_{H2}+{\Phi }_{\mathrm{HCl}}}\approx \frac{{\Phi }_{B2H6}}{{\Phi }_{H2}};{\Phi }_{H2}>>{\Phi }_{\mathrm{DCS}},{\Phi }_{\mathrm{HCl}}$

因而，一旦已经确立外延生长反应必需的载体气体流的值，则掺 杂系数与乙硼烷的流成正比(注意，载体气体的流Φ_H2显著大于单独 的流Φ_DCS和Φ_HCl；例如，近似为1l的流Φ_DCS和Φ_HCl对应于近似为 30l的流Φ_H2)。

另外，考虑到B₂H₆和HCl之间的竞争性反应，其趋向于使得掺 杂剂浓度在反应环境下耗尽，本发明的一个方面构思B₂H₆的流也根 据HCl的流而调节。

具体而言，为了维持掺杂剂在柱状结构中的均匀分布，以如下方 式调节流：比率Φ_B2H6/Φ_HCl(即，掺杂剂类别的流和蚀刻剂的流之间 的比率)在整个填充工艺期间(和在对应的四个工艺子环节期间)维 持恒定，尽管因为之前描述的外延生长的调节的原因，比率Φ_HCl/Φ_DCS有变化。基本上，B₂H₆的流是变化的，并且根据HCl的流而以与其 对应的方式调节。

图5示出了在填充深沟槽4的工艺的四个子步骤期间的前述流比 率的分布；具体而言，突出显示为了获得柱状结构8的均匀掺杂分布， 比率Φ_B2H6/Φ_HCl保持有效恒定，并且比率Φ_B2H6/Φ_DCS和Φ_HCl/Φ_DCS具有 基本对应的趋势。

然而显然可见，通过在填充深沟槽4的工艺期间适当变化反应环 境中的掺杂剂类别的流，可以根据特定的制造需要来获得不同的掺杂 分布。

填充工艺的一个不同实施例构思在限于仅深沟槽4中，选择性生 长外延材料(代替地，外延生长不涉及结构层2的顶部表面2a)。

为了这个目的，如图6a-图6g所示，其表示填充工艺的子步骤(不 再详细描述)的序列，在工艺的初始步骤中，在结构层2的顶部表面 2a上形成掩模(所谓的“硬掩模”)层9(图6a)，掩模层9是由例如 氧化硅或氮化硅制成，其充当着“停止层”，即具有停止蚀刻和在深沟 槽4之外生长的步骤的作用。实际上，掩模层9覆盖顶部表面2a，仅 让深沟槽4以及具体而言在顶部表面2a处的对应开口暴露。显然， 掩模层9可以在深沟槽4之前存在并且被用作用于形成相同深沟槽4 的抗蚀剂掩模。有利地(参见图6g)，掩模层9充当CMP工艺的停 止层，从而具体而言防止对下面的结构层2的任何不期望的过度蚀刻。

另外，再次如图6g所示，掩模层9在平坦化工艺结束时还保留 在结构层2的顶部表面2a上(在这种情况下，这涉及柱状结构8的 单独突起)，因此对于制造工艺的随后步骤构成了硬掩模型的掩模。

就此而言，在深沟槽4的填充和柱状结构8形成的工艺结束时， 制造工艺至少在结构层2内的一部分中并且使用相同的柱状结构8继 续形成半导体器件，例如半导体功率器件，诸如功率MOSFET。具体 而言，功率器件结构的节距由深沟槽4的限定和填充工艺的周期性所 限定。

图7通过示例示出了由10表示的、由已知技术形成的MOSFET， 因此在此不再详细叙述。

平坦化类型的功率MOSFET器件10具有由于多个基础晶体管11 的重复而给定的周期性带结构，每个晶体管11包括：布置在顶部表 面2a处与相应的柱状结构8直接接触的、P型掺杂的本体阱12(其 构成了柱状结构8在漏极区的延伸，该漏极区继而由结构层2构成)； 布置在本体阱12内的、N型掺杂的源极区14；以及设置在至少部分 在源极区14的上方并且在功率MOSFET器件10的两个相邻本体阱 12之间延伸的绝缘栅极结构15，其继而由二氧化硅区15a和多晶硅 区15b的叠置形成。

以已知的方式将钝化层18和金属化层19布置于结构层2a和绝 缘栅极结构15上。

图8示出了一种功率MOSFET器件的变体，这里称之为10′，其 包括多个基础晶体管11′。

在这种情况下，在相邻柱状结构8之间布置的结构层2的表面部 分中挖掘的栅极沟槽20内提供绝缘栅极结构15。具有P型掺杂的本 体阱12由掺杂表面层形成，周期性地跨过栅极沟槽20；具有N型掺 杂的源极区14，同样布置在本体阱12内，正如钝化层和金属化层19 在这种情况下也被布置在结构层2的顶部表面2a和绝缘栅基层15上 (如前述图8所示)。

由于制造工艺的蚀刻步骤期间的该结构终止的影响和“负载”效 应，该器件的、在随后的图9a和图10a中表示为4′的最后的深沟槽 (即设置为距划线最近的沟槽)可以更宽和/或更深。所以，可以在填 充工艺期间出现在该终端沟槽内形成的缺陷(具体而言为一个或多个 剩余空隙)。

为了避免问题，因此便利的是可以不以有效方式在所得半导体器 件中使用这个最后的深沟槽4′和对应的最后的柱状结构，其在图9a 和图10a中同样表示为8′，实际上使得该沟槽成为“虚设”沟槽。

另外，便利的是防止在反向偏置中的场线到达该最后柱状结构8′， 具体而言通过提供适当的边缘终止结构。

图9a和图9b通过示例分别示出了(象征地并且并非按比例)参 照图8所描述的功率MOSFET器件10′的边缘结构一部分的截面图和 俯视简图，该边缘结构被整体表示为22(相似的考虑明确地应用于图 7的功率MOSFET器件或可以通过包括柱状结构8作为相同器件的一 部分而提供的其它半导体器件)。

以相似的方式，图10a和图10b分别示出了(象征地并且并非按 比例)在一种不同的实施例中，参照图8所描述的功率MOSFET器 件10′的边缘结构一部分的截面图和俯视简图，该边缘结构被整体表 示为22′。

本申请人于2008年12月29日提交的意大利专利申请No. TO2008A000999中详细描述了边缘结构22，22′。

图9a-图9b和图10a-图10b中分别所示的两种实施例的不同之处 在于：前者存在具有P型低浓度掺杂的表面环24，其会连接设置在 与边缘终止结构22对应的区域中的一些柱状结构8；而在后者实施例 中，这种表面环不存在，并且所有柱状结构8都是浮置的。无论哪种 情况，边缘终止结构22或22′都防止场线到达最后的柱状结构8′(在 所示的情况下其有更大的深度)

此外注意，EQR(等势环)金属化25接触掺杂区26，掺杂区26 具体而言是在结构层2的表面部分中提供的、与前述的最后柱状结构 8接触的、具有N型导电性的掺杂区。掺杂区26围绕整个器件并且 具有将漏极电势带至表面以便于水平限制反向偏置中的电场线的作用。

根据前面的描述显然得出根据本发明的制造工艺的优势。

需要强调的是，在任何情况下这种工艺都能实现具有高纵横比的 深沟槽的无剩余缺陷的完整填充。例如，通过均匀填充所得的柱状结 构可以具有30μm的深度、1.5μm至3μm的宽度；或者10μm的深 度、0.5μm至1.5μm的宽度。

另外，该工艺是快速(考虑到它构思外延生长、用于调节外延生 长的蚀刻和掺杂的伴生步骤)和便宜实施的；具体而言，相比常规技 术(例如，当前的多漏极(MD)技术)，工艺步骤的数量更少。

根据特定的应用需求，可以调节在填充工艺结束时所形成的柱状 结构内的掺杂剂(或掺杂种类)分布，例如，它可以在柱状结构的深 度上是始终恒定的或者也许有适当的浓度梯度。

在一种实施例中，均匀掺杂柱状结构以便获得与柱状结构所延伸 通过的结构层掺杂的电荷平衡，从而形成多漏极或超结器件。

在外延填充的柱状结构之外(即，在例如有N型的掺杂的导电区 域中)，掺杂剂分布形状是没有梯度的；实际上，导入的掺杂剂被限 制在将被外延填充深沟槽区中，并且此外该器件被制造成具有最小热 预算，鉴于该柱状结构是一个外延工艺的结果，其导致固有连续和均 匀的柱状结构的形成，而不需要另外的热处理。导电区域的恒定掺杂 剂分布有利地使每单元面积传导电阻(R_on)减小。

另外，制造工艺可以与大尺寸(例如8”或12”)晶片相兼容，并 且实现获得低值(例如小于8μm)的周期性结构节距。根据沟槽的初 始深度，该工艺另外促进了所得器件的电压级别增长，并且能够例如 被应用于具有从50V至2000V击穿电压的功率器件。

一般地，所述工艺使所得半导体器件的可靠性和质量有所提高。

最终，清楚的是可以做出对在此所描述和示出的内容的修改和变 体，而不会从而偏离如附加的权利要求所定义的本发明的范围。

具体而言，显然外延生长和生长材料(可能和已存在的材料)的 伴生蚀刻的子步骤(其中深沟槽的填充工艺被划分)的特征能够关于 所示出的变化；例如被供应至反应室的气流之间的比率(Φ_HCl/Φ_DCS)和 随之的实施子步骤所依靠的生长/蚀刻方式，或相同步骤的持续时间， 可以变化。该工艺实际上能够被调节和适配于各样和特定的需求和应 用。

如已强调的那样，反应环境中用于外延生长的掺杂剂类别的流可 以变化，以便得到不同的和在任何情况下可控的掺杂分别(可能地甚 至包括不同掺杂类别的分布)。

另外，可以从结构角度做出修改：例如，深沟槽(和对应的柱状 结构)可能延伸远至下面的衬底并且部分地进入衬底内部；所提供的 半导体器件可以等同地具有P沟道或N沟道，如同柱状结构可以具有 替换P型的N型掺杂。

如已强调的那样，深沟槽的填充工艺除功率半导体器件的制造之 外，还能够在广泛领域获得应用；例如，通过由所描述的填充工艺所 得的柱状结构(其在这种情况能够设想填充甚至仅一个深沟槽，能够 为半导体器件提供沉片(sinker)，其被设计以将掩埋区(例如漏极 区)的电势带到表面上。