一种双极与P沟自对准JFET管兼容工艺

摘要

本发明涉及一种双极与P沟自对准JFET管兼容工艺，通过其中栅区预氧化、沟道区注硼、栅区注磷、以及退火工艺，实现一种用于双极与栅自对准P沟JEFT兼容的集成放大器制造方法。克服了现有的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度等缺陷。本发明的栅自对准结构的P沟JEFT管工艺具有如下优点：（1）实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。（2）栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好，失调与漏电流小。

说明书

技术领域

本发明属于半导体工艺制造领域，特别涉及一种双极电路与栅自对准结构的P沟JEFT管兼容工艺。

背景技术

双极与P沟自对准JFET管的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度。非自对准栅漂移区的一端与栅极会出现一些工艺偏差(诸如光刻 CD、重叠、刻蚀 CD等)，均可影响器件的沟道长度，主要受光刻过程及设备影响较大。

发明内容

本发明的目的就是为解决现有的非自对准栅形成的栅源/漏交叠寄生电容大、制造工艺偏差大的缺陷，提供的一种双极电路与栅自对准结构的P沟JEFT管兼容工艺。

本发明采用的技术方案如下：

一种双极与P沟自对准JFET管兼容工艺，包括以下步骤：

【1】、埋层氧化---在基片上生长一层二氧化硅埋层；

【2】、埋层光刻---在埋层上光刻N+区图形；

【3】、埋层砷注入--在N+区图形中，利用离子注入技术注入砷埋层，砷注入剂量为5E15的砷杂质，注入能量为70Kev；

【4】、砷埋层退火---退火后形成埋层砷氧化层，具体退火步骤如下：

在氧化扩散炉中，温度为800℃～1180℃～800℃条件下，气体时间与模式为：在800℃时通入50min的N₂及小O₂，升温至1180℃并保持稳定，1180℃时依次通入20minN₂、5minO₂、400minN₂、30minO₂，最后通入N₂降温至800℃，使注入的砷杂质再分布到一定的结深，砷埋层砷的方块电阻小于18Ω/方块，氧化层厚度为230±10nm；

【5】、P+区光刻 ——在基片上两侧对称位置，通过光刻工艺分别光刻出P+区的图形； 

【6】、P+埋层区注硼——在P+区利用离子注入技术形成P+埋层,注入剂量为3.4E14的硼杂质，注入能量为60Kev；

【7】、下隔离退火——将基片退火，在P+埋层上形成氧化层，退火条件为：

在氧化扩散炉温度为920℃～1150℃～920℃条件下，气体时间与模式为：在920℃时依次通入30分O₂、30N₂及小O₂，升温并1150℃保持稳定，在1150℃时依次通入10minO₂、40minN₂、10minO₂、10min湿O₂、10minO₂，最后通入N₂降温至800℃，使注入的硼杂质再分布到一定的结深； 

【8】、外延——利用HCL抛光腐蚀基片硅50～100nm，把上面的氧化层去掉，然后在外延炉中有氢气以及氯化氢气体的条件下，生长一层单晶硅外延层，生长参数为ρ：(3.2～3.8)Ω.cm；w：(12.5～13.5)μm；

【9】、隔离氧化——在外延层上生长一层氧化层，隔离氧化工艺采用的条件为：在炉温为1100±1℃条件下，气体时间与模式为：依次通入10minO₂、140min湿O₂、10minO₂，生长一层1000±50nm的氧化层；

【10】、隔离区硼预涂——通过光刻工艺制作隔离区图形与P+埋层对准，隔离区在炉温为920℃～1020℃～920℃的条件下，气体时间与模式为：920℃时通入35min N₂升温至1020℃，通入26min N₂并降温至20℃，将硼源扩散到隔离区表面，形成一定结深分布的硼预涂层与P+埋层对准，硼预涂层的方块电阻为(16～18)Ω/方块；

【11】、隔离主扩——将硼预涂完的基片取出马上送入主扩炉内进行升温扩散，条件为：800℃～1180℃～800℃条件下，气体时间与模式为50分钟O₂升温并稳定＋10minO₂＋180minN₂＋20minO₂＋N₂（降温至800℃），使硼预涂层的硼杂质在隔离槽内向下扩散与P+埋层相连接，从而使N_外延层割为独立的隔离岛，实现器件与器件之间的PN结隔离；

【12】、基区光刻——在基片中间，利用光刻技术形成沟道区图形，并将需要注入的区域氧化层腐蚀干净；

【13】、基区硼注入——在基片中间的沟道区中，利用离子注入技术注入基区硼,注入剂量为7E12的P31＋杂质,注入能量为80Kev；

【14】、基区主扩——在基区硼上面生长氧化层，在氧化扩散炉温度为920℃～1100℃～920℃条件下，气体时间与模式为：920℃时通入10minO₂，并升温至1100℃，在1100℃时依次通入40minTCA及O₂、10min O₂、25minN₂，最后通入 N₂降温至920℃，使注入的硼杂质再分布扩散，形成一定深度的基区；

【15】、发射区光刻——在基区硼的两侧，利用光刻技术形成发射区图形，并将该区域的氧化层腐蚀干净；

【16】、发射区注磷——在发射区中，利用离子注入技术注入发射区磷,注入剂量为1E16的P31＋杂质,注入能量为60Kev；

【17】、发射区主扩——在氧化扩散炉炉温为1100±1℃条件下，气体时间与模式为：依次通入5min O₂、23minTCA及 O₂、5min O₂；在N+发射区磷16上生长100±10nm的热氧化层将发射层磷覆盖；

【18】、 沟道区光刻——在基片中间，利用光刻技术形成沟道区图形；

【19】、栅区预氧化——利用热氧化工艺条件生长薄氧化层,用做沟道区和栅区注入的掩蔽层；

【20】、沟道区注硼——在沟道区中，利用离子注入技术注入沟道硼杂质层，使硼杂质层与基区相连，硼杂质注入剂量为7E12的P31＋杂质,注入能量为80Kev；

【21】、沟道区主扩——利用氧化扩散过程，将注入的硼杂质进行推进扩散， 以及对基片表面损伤晶胞进行修复处理；

【22】、栅区注入——利用离子注入技术, 在硼杂质上注入磷杂质；

【23】、栅区退火——利用氧化扩散过程，将注入的磷杂质进行推进扩散，在磷杂质上形成氧化层，以及对硅片表面损伤晶胞进行修复处理；

【24】、沉积氮化硅——在基片的氧化层上淀积一层35～40nm的氮化硅薄膜掩蔽层；

【25】、退火——利用高温退火过程对PJFET管以及双极NPN管、PNP管等进行优化调试，使其器件参数达到器件设计值；

【26】、引线孔光刻——利用光刻技术形成引线孔图形，并将引线孔区域的氧化层腐蚀干净；

【27】、溅铝——在基片上溅射一层1.2～1.5μm的纯铝膜，在引线孔中形成铝引线实现电路的自连与互连；

【28】、铝光刻——利用光刻工艺，腐蚀掉溅射层纯铝膜的无用部分，即形成铝引线；

【29】、合金退火——  在500℃氮气下进行合金退火，合金时间30分钟，使铝压点与硅形成良好欧姆接触。

 

本发明的栅自对准结构的P沟JEFT管工艺具有如下优点：（1）实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。（2）栅自对准结构P沟JEFT管输出动态电阻大、跨导与夹断电压一致性好，失调与漏电流小。

附图说明

图1—图11是本发明的各工艺步骤流程图；

图12是现有的非自对准PJFET管剖面结构示意图，栅区注入的磷杂质19处于硼杂质18中非自对准位置。

具体实施方式

首先基片选择为P型<111>4寸硅晶圆片，电阻率(8－13)Ω.cm,厚度(525±20)μm；然后对基片进行清洗：硅片需进行化学清洗，清洗化学试剂为浓硫酸、过氧化氢和氢氟酸。浓硫酸和过氧化氢为强氧化剂，可以去除硅片表面的颗粒或灰尘。在煮浓硫酸的过程中会在硅片表面生成自然氧化层，需采用氢氟酸漂洗腐蚀，高纯去离子水冲洗，氮气保护离心干燥。

化学试剂的配比与环境温度：

硫酸:过氧化氢=3:1   温度为(115±5)℃

氢氟酸:水＝1:30     温度为室温

去离子水电阻率≥18MΩ.cm。

本发明提供的一种双极与P沟自对准JFET管兼容工艺，包括以下步骤：

1、 埋层氧化---如图1所示，在硅片1上生长一层二氧化硅埋层2。

埋层氧化是在高温氧化炉中进行。氧化温度是生长氧化层的关键参数，温度的精确控制将影响厚度均匀性，温度控制在1100±1℃。

氧化是采用O₂＋湿O₂＋O₂的气体模式进行氧化。O₂是指干燥的氧气直接送入氧化炉中，干氧氧化可得到致密均匀的氧化层。湿O₂是氧气携带水蒸汽进入氧化炉中，湿O₂氧化的生长速率快。两者结合可构成较佳的氧化工艺条件。O₂流量 4L/min，湿O₂水温度(95±1)℃。

氧化时间：10min(O₂)＋150min(湿O₂)＋10min(O₂)。

氧化层厚度:1000±50nm。

氧气流量：4L/min。

2、埋层光刻---如图2所示，在埋层2上光刻N+区图形3，光刻步骤如下：

匀胶：选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶，胶厚1.5±0.1μm。

前烘：将涂覆好光刻胶的硅片放热板上，温度设置为100±5℃，时间为1min。

曝光：用光刻掩模版在光刻机上进行图形套准曝光。套准精度为±0.5μm。

显影：显影温度(20±1)℃；显影时间(1±0.1)min。去离子水冲洗离心干燥，去离子水电阻率≥18MΩ.cm。

后烘：将显影后的硅片放入充氮烘箱中，温度(120±5)℃，时间为(30±2)min。

3、埋层砷注入--如图3所示，在光刻N+区图形3中，利用离子注入技术注入砷埋层4，砷注入剂量为5E15的砷杂质，注入能量为70Kev。

4、砷埋层退火---如图3所示，退火后形成埋层砷氧化层5，具体退火步骤如下：

在氧化扩散炉温度为800℃～1180℃～800℃条件下，采用50min（N₂＋小O₂）升温并稳定＋20minN₂＋5minO₂＋400minN₂＋30minO₂＋N₂（降温至800℃），使注入的砷杂质再分布到一定的结深，埋层砷4的方块电阻小于18Ω/方块，氧化层厚度为（230±10）nm。

所述的氧气及氮气的流量为：4L/min，所述小O₂的流量为：0.2L/min， 以下都相同。

5、P+区光刻 ——如图4所示，在基片上两侧对称位置，通过光刻工艺分别光刻出P+区图形6，具体步骤如下：

匀胶：选用正性光刻胶。为保证光刻胶与硅片的粘附性，先在硅片表面用HMDS进行增粘处理，然后旋转涂胶，胶厚1.5±0.1μm。

前烘：将涂覆好光刻胶的硅片放在热板上，温度设置为【100±5】℃，时间为1min。

曝光：用光刻掩模版在光刻机上进行图形套准曝光。套刻P+埋层图形，套准精度为±0.5μm。

显影：显影温度20±1℃；显影时间1±0.1min。去离子水冲洗离心干燥，去离子水电阻率≥18MΩ.cm。

后烘：将显影后的硅片放入充氮烘箱中，温度120±5℃，时间为30±2min。

6、P+埋层区注硼——如图4所示，在P+区利用离子注入技术形成P+埋层8,注入剂量为3.4E14的硼杂质，注入能量为60Kev。

7、下隔离退火——如图4所示，将基片退火，在P+埋层8上形成氧化层7。

在氧化扩散炉温度为920℃～1150℃～920℃条件下，采用30分O₂＋30（N₂＋小O₂）升温并稳定＋10minO₂＋40minN₂＋10minO₂＋10min湿O₂＋10minO₂＋N₂（降温至800℃），使注入的硼杂质再分布到一定的结深。 

8、外延——如图5所示，利用HCL抛光腐蚀硅50～100nm（把图4上面的氧化层2、5去掉），然后生长外延层9（在外延炉中有氢气以及氯化氢气体的条件下生长一层单晶硅），生长参数为ρ：(3.2～3.8)Ω.cm；w：(12.5～13.5)μm。

9、隔离氧化——如图6所示，在外延层9上生长一层氧化层10。

隔离氧化采用在炉温为1100±1℃条件下10minO₂+140min湿O₂＋10minO₂的方法生长(1000±50)nm的氧化层。

10、隔离区硼预涂——如图6所示，通过光刻工艺制作隔离区11图形（与P+埋层8对准），在隔离区11内利用920℃～1020℃～920℃的条件下：35min N₂升温＋26min N₂，将硼源扩散到隔离区11表面，并形成一定的结深分布的硼预涂层12（与P+埋层8对准），硼预涂层12的方块电阻为(16～18)Ω/方块。

11、隔离主扩——如图6所示，将硼预涂完的硅片取出马上送入主扩炉内进行升温扩散，条件为：800℃～1180℃～800℃条件下，采用50分钟O₂升温并稳定＋10minO₂＋180minN₂＋20minO₂＋N₂（降温至800℃），使硼杂质12在隔离槽内向下扩散与8相连接，从而使N_外延层割为独立的隔离岛，实现器件与器件之间的PN结隔离。

12、基区光刻、腐蚀——在图7基片中间，利用光刻技术形成沟道区13图形，并将需要注入的区域氧化层腐蚀干净。

13、基区硼注入——在图7中间的沟道区13中，利用离子注入技术注入基区硼14,注入剂量为7E12的P31＋杂质,注入能量为80Kev。

14、基区主扩——如图8所示，在基区硼14上面生长氧化层10，在氧化扩散炉温度为920℃～1100℃～920℃条件下，采用10minO₂+40min(TCA+O₂)+10min O₂+25minN₂＋降温N₂（至920℃），使注入的硼杂质再分布扩散，形成一定深度的基区14。

15、发射区光刻、腐蚀——如图8所示，在基区硼14的两侧，利用光刻技术形成发射区15图形，并将该区域的氧化层腐蚀干净。

16、发射区注磷——如图8所示，在发射区15中，利用离子注入技术注入发射区磷16,注入剂量为1E16的P31＋杂质,注入能量为60Kev。

17、发射区主扩——如图9所示，在氧化扩散炉温为(1100±1)℃条件下，采用5min O₂＋23min（TCA+ O₂）＋5min O₂；在N+上生长(100±10)nm的热氧化层10将发射层磷16覆盖。

18、 沟道区光刻——如图9所示，在基片中间，利用光刻技术形成沟道区17图形。

19、栅区预氧化——如图9所示，利用热氧化工艺条件生长薄氧化层,用做沟道区和栅区注入的掩蔽层。

20、沟道区注硼——如图9所示，在沟道区17中，利用离子注入技术注入沟道硼杂质层18，使硼杂质层18与基区14相连，硼杂质注入剂量为7E12的P31＋杂质,注入能量为80Kev。

21、沟道区主扩——如图10所示，利用氧化扩散过程，将注入的硼杂质18进行推进扩散， 以及对硅片表面损伤晶胞进行修复处理。

22、栅区注入——如图10所示，利用离子注入技术, 在硼杂质18上注入磷杂质19。

23、栅区退火——如图10所示，利用氧化扩散过程，将注入的磷杂质19进行推进扩散，在磷杂质19上形成氧化层10，以及对硅片表面损伤晶胞进行修复处理。

24、沉积氮化硅——如图11所示，在基片上淀积一层(35～40)nm左右的氮化硅薄膜掩蔽层20。

25、退火——利用高温退火过程对PJFET管以及双极NPN管、PNP管等进行优化调试，使其器件参数达到器件设计值。

26、引线孔光刻—如图11所示，利用光刻技术形成引线孔图形，并将引线孔区域的氧化层腐蚀干净。

27、溅铝—如图11所示，在基片上溅射一层(1.2～1.5)μm的纯铝膜，通过引线孔中铝引线实现电路的自连与互连。

28、铝光刻—如图11所示，利用光刻工艺，腐蚀掉溅射层纯铝膜的无用部分，即形成铝引线21。

29、合金退火——  在500℃氮气下进行合金退火，合金时间30分钟，使铝压点与硅形成良好欧姆接触。

 

利用上述工艺技术，制备出的双极与自对准PJEFT集成放大器PCM器件参数指标如下：

自对准PJEFT管的电参数为：Vp(0.7～1.1)V ，V(BR)_DS≥30V，Idss(28～38)μA（V_GS=0V，V_DS＝10V）。

NPN管的主要电参数为：?＝80～150 (Ib=1uA,Vce=5V)、BVceo≥45V(Iceo=0.1mA)、BVbco≥45V(Icbo=0.1mA)、Bvebo：（6.5～7.5）V(Iebo=0.1mA)；

横向PNP管的主要电参数为：β≥20 (Ib=1uA, Vce=－5V)、BVceo≥45(Iceo=0.1mA)、BVebo≥45（Iebo=0.1mA)、BVcbo≥45（Icbo=0.1mA)；

纵向PNP管的主要电参数为：β≥20(Ib=1uA,Vce=－5V)、BVceo≥45V  (Iceo=0.1mA)；

BVebo≥60V(Iebo=0.1mA)、BVcbo≥60V (Icbo=0.1mA)；

基区电阻为：R□=（200±40）Ω/□。