一种单片集成CMOS MEMS多层金属三轴电容式加速度传感器及制备方法

摘要

针对现有结构的电容式加速度传感器在结构上和制备工艺上的上述不足，本发明提供一种单片集成三轴加速度传感器及其制备方法。通过在Z轴向上淀积三层金属Al薄膜形成梳齿对敏感电极；在X轴向、Y轴向上淀积四层金属Al/SiO2薄膜形成梳齿对敏感电极，采用单个的集成结构同时检测三个轴向的加速度。本发明的有益技术效果有：本发明显著降低了三轴加速器器件间的互联寄生电容，实现了高的检测精度和较低的噪声性能；由于采用包含了多个金属层，相比较使用同质材料多晶硅制备的微加速度计，布线方案更加灵活；本结构采用了折叠梁的结构，使得传感器自身的应力获得了良好的释放效果，从而能有效地减小应力对系统的影响。

说明书

技术领域

本发明涉及微型传感器制造技术领域，尤其涉及一种单片集成CMOS MEMS多层金属三轴电容式加速度传感器。

背景技术

MEMS微型传感器是微机电系统的重要组成部分，比如压力传感器，化学传感器，生物传感器，加速度计等，其中以集合了IC工艺与MEMS工艺的微机械加速度计由于其体积小、功耗低、易集成、抗过载能力强及可大批量生产的特点被广泛应用于MIMU的核心元件。随着MEMS设计方法及工艺技术的发展，微机械加速度计已经广泛应用在导弹制导、家用电器、汽车电子等各个消费领域。

电容式加速度计由于其低噪声、高精度、低功耗的突出特点成为微机械加速度计中应用最广泛的一种。现有的电容式加速度计按照结构的不同分为平板式、扭摆式、梳齿式三种：平板式也称为“三明治式”，对称的两个梁、中央敏感质量摆片、玻璃靠近摆片表面镀一层金属形成电容检测极板。该种结构虽然检测精度较高，但是需要双面光刻，要求的工艺较多，同时由于上电极引线困难并且很难实现晶圆级真空封装技术；扭摆式电容加速度计也称为“跷跷板”式电容加速度计，原理是通过位于支撑梁两边的敏感质量块的惯性矩不等，当有垂直于基片的加速度时，质量片绕着支撑梁扭转形成差分电容。虽然制备工艺简单，仅需要制备硅基片和玻璃基片以及最后进行硅-玻璃静电键合，但只能检测单个轴向的加速度数值值，若要检测3个维度的加速度情况，必须要用三个分立的扭摆式电容加速度计，反而在后期的集成及体积控制上相当不便。 

现有的MEMS传感器加工方法分为表面硅加工法、体硅法、和LIGA加工法三种。其中，表面硅加工法的技术弊端是：该方法淀积的敏感质量块的厚度小且尺寸受到工艺的限制能制造出尺寸，导致敏感质量块所能引起的差动电容的变化量非常微小，严重影响微机械电容式加速计的精度。而体硅加工法虽然能产生很大的敏感质量块和较大的检测电容量以及较高的分辨率，但是该方法的较高分辨率是以庞大的器件尺寸为代价的，与MEMS传感器的微小化趋势背道而驰。LIGA加工法虽然能产生较大的纵向深度、高的深宽比值，但需要昂贵的X射线源和复杂的X射线掩膜板，在实际的运用中成本过高而不利于产业推广。

此外，现有的三轴电容式加速度传感器的结构是采用三个分立的电容式加速度传感器，所述的三个独立的电容式加速度传感器分别起x轴向、y轴向、和z轴向的加速度检测的功能。由于采用了三个独立的电容式加速度传感器，必然导致该结构的三轴电容式加速度传感器的整体体积偏大，且需要额外的连线，从而导致该结构三轴电容式加速度传感器的工艺复杂、成本偏高、正品率低下。

因此，需要一种改进的电容式加速度传感器，一方面满足高分辨率、小器件尺寸、低功耗的功能结构要求，另一方面要满足工艺简单、低成本、可批量生产的生产要求。

发明内容

针对现有结构的电容式加速度传感器在结构上和制备工艺上的上述不足，本发明提供一种单片集成CMOS MEMS多层金属三轴电容式加速度传感器及其制备方法。通过在Z轴向上交叉淀积三层金属Al薄膜形成梳齿对敏感电极；在X轴向、Y轴向上交叉淀积4层金属Al/SiO₂薄膜形成梳齿对敏感电极，采用单个的集成结构同时检测三个轴向的加速度,同时在基于成熟的IC工艺技术上能够将传感器结构部件和检测电路部件集成在单一芯片上，在保持电容式加速计具备微小化的同时，确保加速计对微弱信号的检测。本发明采用的技术方案为：

一种单片集成CMOS MEMS多层金属三轴电容式加速度传感器，包括基体1，所述的三轴加速度传感器由锚体、加速度检测质量块、固定梳齿电极、可动梳齿电极和梁组成；其中，锚体包括角锚体101、x轴向锚体103、y轴向锚体102、中心锚体204；加速度检测质量块包括水平加速度检测质量块105和z轴向检测质量块201；固定梳齿电极包括y轴向固定梳齿电极106、x轴向固定梳齿电极108、z轴向固定梳齿电极202；可动梳齿电极包括y轴向可动梳齿电极107、x轴向可动梳齿电极109、z轴向可动梳齿电极203；梁包括L型梁104和扰动梁205；

在基体1的上表面开有方形的凹槽，在方形凹槽底部的四角设有角锚体101，在方形凹槽的底部中心设有中心锚体204，在方形凹槽底部的左右两侧各设有一个x轴向锚体103，在方形凹槽底部的上下两侧各设有一个y轴向锚体102；所述的中心锚体204呈十字形，所述中心锚体204沿正、负x轴方向延伸而形成的突出物的底部与方形凹槽的底部相连接，中心锚体204沿正、负y轴方向延伸而形成的突出物的底部与方形凹槽的底部不接触；所述的x轴向锚体103为沿x轴方向延伸的长方块，x轴向锚体103靠近中心锚体204的侧面上设有梳齿排列的x轴向固定梳齿电极108；所述y轴向锚体102为沿y轴方向延伸的长方块，y轴向锚体102靠近中心锚体204的侧面上设有梳齿排列的y轴向固定梳齿电极106；

在x轴向锚体103与y轴向锚体102共同围成的区域内，设有框形的水平加速度检测质量块105；所述水平加速度检测质量块105悬在方形凹槽底部的上方，通过L型梁104将水平加速度检测质量块105的四角分别与相邻的四个角锚体101相连接；所述水平加速度检测质量块105的上边框外侧设有梳齿排列的y轴向可动梳齿电极107，设置在上边框外侧的一个y轴向可动梳齿电极107位于与之相邻的y轴向锚体102上的两个y轴向固定梳齿电极106的空隙之间，且所述的y轴向可动梳齿电极107与y轴向固定梳齿电极106呈等距离的交错配置；

所述水平加速度检测质量块105的下边框外侧设有梳齿排列的y轴向可动梳齿电极107，设置在下边框外侧的一个y轴向可动梳齿电极107位于与之相邻的y轴向锚体102上的两个y轴向固定梳齿电极106空隙之间，且所述的y轴向可动梳齿电极107与y轴向固定梳齿电极106呈等距离的交错配置；

所述水平加速度检测质量块105左边框的外侧设有梳齿排列的x轴向可动梳齿电极109，设置在左边框外侧的一个x轴向可动梳齿电极109位于与之相邻的x轴向锚体103上的两个x轴向固定梳齿电极108空隙之间，且所述的x轴向可动梳齿电极109与x轴向固定梳齿电极108呈等距离的交错配置；所述水平加速度检测质量块105左边框的内侧设有沿着纵轴方向依次等距离梳齿排列的z轴向固定梳齿电极202；

所述水平加速度检测质量块105右边框的外侧设有梳齿排列的x轴向可动梳齿电极109，设置在右边框外侧的一个x轴向可动梳齿电极109位于与之相邻的x轴向锚体103上的两个x轴向固定梳齿电极108空隙之间，且所述的x轴向可动梳齿电极109与x轴向固定梳齿电极108呈等距离的交错配置；所述水平加速度检测质量块105右边框的内侧设有沿着纵轴方向依次等距离梳齿排列的z轴向固定梳齿电极202；

在中心锚体204和水平加速度检测质量块105的左边框之间的区域内设有一个z轴向检测质量块201，通过扰动梁205 将所述的z轴向检测质量块201与中心锚体204的左侧连接在一起；在所述位于中心锚体204左侧的z轴向检测质量块201靠近水平加速度检测质量块105的左边框的侧面上设有沿着纵轴方向依次等距离梳齿排列的z轴向可动梳齿电极203，所述位于中心锚体204左侧的位于z轴向检测质量块201左侧的一个可动梳齿电极203位于与之相邻的水平加速度检测质量块105的左边框右侧的两个z轴向固定梳齿电极202空隙之间，所述的z轴向可动梳齿电极203与z轴向固定梳齿电极202交错配置；

在中心锚体204和水平加速度检测质量块105的右边框之间的区域内设有另一个z轴向检测质量块201，通过扰动梁205 将所述的z轴向检测质量块201与中心锚体204的右侧连接在一起；在所述位于中心锚体204左侧的z轴向检测质量块201靠近水平加速度检测质量块105的右边框的侧面上设有沿着纵轴方向依次等距离梳齿排列的z轴向可动梳齿电极203，所述位于中心锚体204左侧的Z轴向检测质量块201上的每个Z轴向可动梳齿电极203位于与之相邻的水平加速度检测质量块105的左边框右侧的两个z轴向固定梳齿电极202的间隙之间，所述的z轴向可动梳齿电极203与z轴向固定梳齿电极202交错配置。

制备上述单片集成CMOS MEMS多层金属三轴电容式加速度传感器的方法，具体工艺步骤如下：

1)  在单晶硅基体1热氧化生长一层厚度在0.5um-0.6um之间的第一SiO₂图层401；

2)  在第一层SiO₂图层401的单晶硅基体1上用磁控溅射法淀积一层金属铝，用光刻及RIE法刻蚀刻蚀所述金属铝的图形，形成第一金属铝图层301；

3)  采用PECVD法（等离子体增强化学气相淀积法）在第一金属铝图层301的顶面淀积SiO₂薄膜，用 CMP法(化学机械抛光法)、光刻等工艺制备出具有垂直侧墙的第二SiO₂图层402； 

4)  按步骤2）的方法第二金属铝图层302； 

5)  依次重复步骤3）和步骤4）各一遍，在第二金属铝图层302的上方依次制备出第三SiO₂图层403、第三金属铝图层303； 

6)  重复步骤3）制备出第四SiO₂图层404，且对第四SiO₂图层404进行RIE法并溅射一层金属铝薄膜，得到第四金属铝图层304； 

7)  在制备好第四金属铝图层304的基体1的顶面依次旋涂聚酰亚胺和光刻胶，再自上而下地分别对所述的光刻胶图形、聚酰亚胺层6和整个SiO₂图层进行刻蚀；

8)  最后，用DRIE法（深反应离子刻蚀法)自上而下地刻蚀单晶硅的基底1，释放结构，完成本器件的制备。

本发明的有益技术效果是：本发明所提供的新结构的单片集成CMOS MEMS多层金属三轴电容式加速度传感器以及制备方法由于采用了优化的梳齿结构方案、以及CMOS-MEMS工艺，使得本传感器可以同时检测三个轴向的加速度数值。一方面降低了制造成本，另一方面实现了将CMOS检测电路部分与MEMS机械部件共同集成到单个芯片上去，有利于减小芯片面积；此外，采用本结构后，使得三轴加速度传感器内部的检测电路部分和MEMS机械部件之间的连线距离大大缩短，从而显著降低了器件间的互联寄生电容，实现了高的检测精度和较低的噪声性能。再次，由于采用包含了多个金属层，相比较使用同质材料多晶硅制备的微加速度计，布线方案更加灵活；最后，本结构采用了折叠梁的结构，使得传感器自身的应力获得了良好的释放效果，从而能有效地减小应力对系统的影响。

附图说明

图1是本发明的立体图。

图2是本发明的俯视图。

图3是图1中A区的放大图。

图4是图1中B区的放大图。

图5是图1中C区的放大图。

图6是图1中D区的放大图。

图7至图16是本发明的制造工艺流程图。

图中的序号为：基体1、角锚体101、y轴向锚体102、x轴向锚体103、L型梁104、水平加速度检测质量块105、y轴向固定梳齿电极106、y轴向可动梳齿电极107、x轴向固定梳齿电极108、x轴向可动梳齿电极109、z轴向检测质量块201、z轴向固定梳齿电极202、z轴向可动梳齿电极203、中心锚体204、扰动梁205、第一SiO₂图层401、第二SiO₂图层402、第三SiO₂图层403、第四SiO₂图层404、第一金属铝图层301、第二金属铝图层302、第三金属铝图层303、第四金属铝图层304、通孔5、聚酰亚胺层6和光刻胶层7。

具体实施方案

现结合图1至图16详细说明本发明。

一种单片集成CMOS MEMS多层金属三轴电容式加速度传感器，包括基体1，所述的三轴加速度传感器由锚体、加速度检测质量块、固定梳齿电极、可动梳齿电极和梁组成；其中，锚体包括角锚体101、x轴向锚体103、y轴向锚体102、中心锚体204；加速度检测质量块包括水平加速度检测质量块105和z轴向检测质量块201；固定梳齿电极包括y轴向固定梳齿电极106、x轴向固定梳齿电极108、z轴向固定梳齿电极202；可动梳齿电极包括y轴向可动梳齿电极107、x轴向可动梳齿电极109、z轴向可动梳齿电极203；梁包括L型梁104和扰动梁205；

在基体1的上表面开有方形的凹槽，在方形凹槽底部的四角设有角锚体101，在方形凹槽的底部中心设有中心锚体204，在方形凹槽底部的左右两侧各设有一个x轴向锚体103，在方形凹槽底部的上下两侧各设有一个y轴向锚体102；所述的中心锚体204呈十字形，所述中心锚体204沿正、负x轴方向延伸而形成的突出物的底部与方形凹槽的底部相连接，中心锚体204沿正、负y轴方向延伸而形成的突出物的底部与方形凹槽的底部不接触；所述的x轴向锚体103为沿x轴方向延伸的长方块，x轴向锚体103靠近中心锚体204的侧面上设有梳齿排列的x轴向固定梳齿电极108；所述y轴向锚体102为沿y轴方向延伸的长方块，y轴向锚体102靠近中心锚体204的侧面上设有梳齿排列的y轴向固定梳齿电极106；

在x轴向锚体103与y轴向锚体102共同围成的区域内，设有框形的水平加速度检测质量块105；所述水平加速度检测质量块105悬在方形凹槽底部的上方，通过L型梁104将水平加速度检测质量块105的四角分别与相邻的四个角锚体101相连接；所述水平加速度检测质量块105的上边框外侧设有梳齿排列的y轴向可动梳齿电极107，设置在上边框外侧的一个y轴向可动梳齿电极107位于与之相邻的y轴向锚体102上的两个y轴向固定梳齿电极106的空隙之间，且所述的y轴向可动梳齿电极107与y轴向固定梳齿电极106呈等距离的交错配置；

所述水平加速度检测质量块105的下边框外侧设有梳齿排列的y轴向可动梳齿电极107，设置在下边框外侧的一个y轴向可动梳齿电极107位于与之相邻的y轴向锚体102上的两个y轴向固定梳齿电极106空隙之间，且所述的y轴向可动梳齿电极107与y轴向固定梳齿电极106呈等距离的交错配置；

所述水平加速度检测质量块105左边框的外侧设有梳齿排列的x轴向可动梳齿电极109，设置在左边框外侧的一个x轴向可动梳齿电极109位于与之相邻的x轴向锚体103上的两个x轴向固定梳齿电极108空隙之间，且所述的x轴向可动梳齿电极109与x轴向固定梳齿电极108呈等距离的交错配置；所述水平加速度检测质量块105左边框的内侧设有梳齿排列的z轴向固定梳齿电极202；

所述水平加速度检测质量块105右边框的外侧设有梳齿排列的x轴向可动梳齿电极109，设置在右边框外侧的一个x轴向可动梳齿电极109位于与之相邻的x轴向锚体103上的两个x轴向固定梳齿电极108空隙之间，且所述的x轴向可动梳齿电极109与x轴向固定梳齿电极108呈等距离的交错配置；所述水平加速度检测质量块105右边框的内侧设有梳齿排列的z轴向固定梳齿电极202；

在中心锚体204和水平加速度检测质量块105的左边框之间的区域内设有一个z轴向检测质量块201，通过扰动梁205 将所述的z轴向检测质量块201与中心锚体204的左侧连接在一起；在所述位于中心锚体204左侧的z轴向检测质量块201靠近水平加速度检测质量块105的左边框的侧面上设有梳齿排列的z轴向可动梳齿电极203，所述位于中心锚体204左侧的位于z轴向检测质量块201左侧的一个可动梳齿电极203位于与之相邻的水平加速度检测质量块105的左边框右侧的两个z轴向固定梳齿电极202空隙之间，所述的z轴向可动梳齿电极203与z轴向固定梳齿电极202交错配置；

在中心锚体204和水平加速度检测质量块105的右边框之间的区域内设有另一个z轴向检测质量块201，通过扰动梁205 将所述的z轴向检测质量块201与中心锚体204的右侧连接在一起；在所述位于中心锚体204左侧的z轴向检测质量块201靠近水平加速度检测质量块105的右边框的侧面上设有梳齿排列的z轴向可动梳齿电极203，所述位于中心锚体204左侧的Z轴向检测质量块201上的每个Z轴向可动梳齿电极203位于与之相邻的水平加速度检测质量块105的左边框右侧的两个z轴向固定梳齿电极202的间隙之间，所述的z轴向可动梳齿电极203与z轴向固定梳齿电极202交错配置。

其中，所述的基体1的材质为单晶硅；其中，所述的角锚体101、y轴向锚体102、x轴向锚体103、中心锚体204、水平加速度检测质量块105和z轴向检测质量块201、x轴向固定梳齿电极108、y轴向固定梳齿电极106、x轴向可动梳齿电极109、y轴向可动梳齿电极107、L型梁104和扰动梁205的结构为垂直交错沉积叠加复合结构，所述的垂直交错沉积叠加复合结构为四层金属铝图层与四层SiO₂图层的交叉叠加结构，自底层向上依次为第一SiO₂图层401、第一金属铝图层301、第二SiO₂图层402、第二金属铝图层302、第三SiO₂图层403、第三金属铝图层303、第四SiO₂图层404和第四金属铝图层304。

其中，所述的位于中心锚体204左侧区域的Z轴向检测质量块201侧面上方的可动梳齿电极203a的结构为垂直交错沉积叠加复合结构，所述的垂直交错沉积叠加复合结构为三层金属铝图层与四层SiO₂图层的交叉叠加结构，自底层向上依次为第一SiO₂图层401、第一金属铝图层301、第二SiO₂图层402、第二金属铝图层302、第三SiO₂图层403和第三金属铝图层303、第四SiO₂图层404，与所述的位于中心锚体204左侧区域的Z轴向检测质量块201侧面上方的可动梳齿电极203a交错配置的固定梳齿电极202b的结构为三层金属铝图层与三层SiO₂图层的交叉叠加结构，自底层向上依次为第一SiO₂图层401、第二金属铝图层302、第二SiO₂图层402、第三金属铝图层303、第三SiO₂图层403，第四金属铝图层304，所述的位于中心锚体204左侧区域的Z轴向检测质量块201侧面下方的可动梳齿电极203b的结构为垂直交错沉积叠加复合结构，所述的垂直交错沉积叠加复合结构为三层金属铝图层与三层SiO₂图层的交叉叠加结构，自底层向上依次为第一SiO₂图层401、第二金属铝图层302、第二SiO₂图层402、第三金属铝图层303、第三SiO₂图层403和第四金属铝图层304，与所述的位于中心锚体204左侧区域的Z轴向检测质量块201侧面下方的可动梳齿电极203b交错配置的固定梳齿电极202a的结构为三层金属铝图层与四层SiO₂图层的交叉叠加结构，自底层向上依次为第一SiO₂图层401、第一金属铝图层301、第二SiO₂图层402、第二金属铝图层302、第三SiO₂图层403，第三金属铝图层303、第四SiO₂图层404。

制备上述单片集成CMOS MEMS多层金属三轴电容式加速度传感器的方法，具体工艺步骤如下： 

   1）如图7所示选取一块单晶硅基体1，将其清洗除杂后放入高温炉内在温度为1200℃、真空度为10^-6～10^-5Torr、氧气流速每分钟5升的条件下热氧化生长一层厚度在0.5um-0.6um之间的第一SiO₂图层401； 

    2）如图8所示，将已备好第一层SiO₂图层401的单晶硅基体1取出并放入磁控溅射设备中，用磁控溅射法在起绝缘作用的第一SiO₂图层401的顶面淀积一层金属铝，其中，磁控溅射设备的真空度为10^-7～10^-5 Torr ，溅射金属铝的速率为每分钟0.1um-0.2um；待所述的金属铝层的厚度生长到1-1.2um之间时，将基底1取出并在所述的金属铝层的顶面旋涂一层厚度为1.0-2.0um的正胶光刻胶层，旋涂机的旋转速度应控制在每分钟3000-5000转，旋转时间为40-50s；随后将旋涂好光刻胶的基底1从旋涂机上取下并前烘60-120s，前烘的温度控制在80-90℃之间；之后将上述涂有光刻胶的基体1移至曝光机进行曝光，曝光时所使用的第一层掩膜版上不透光的区域包括锚体、加速度检测质量块、固定梳齿电极、可动梳齿电极和梁的俯视区域；随后，再对已曝光的图形进行显影，采用碱性显影剂（摩尔比5%KOH的溶液）对正胶光刻胶进行显影，将曝光区域的光刻胶去除；显影之后一次进行坚膜后烘，以提高光刻胶的坚固能力和抗刻蚀能力，所述的后烘时间选取为90s、150s或300s之一；随后将经过后烘的基体1放入流速50-600SCCM的5%-15%（摩尔比）充满Cl₂气的RIE刻蚀机中进行离子刻蚀反应，将所述覆盖有金属铝层基体1上的未被光刻胶覆盖、保护区域的金属铝层刻蚀掉；待刻蚀完成后，使用丙酮溶液将基体1上的光刻胶去除，在基体1上留下的金属铝图形即为第一金属铝图层301；

3）如图9所示，在工作频率为400KHz的高频放电条件下，采用PECVD法（等离子体增强化学气相淀积法）在已制备好第一金属铝图层301的基体1的顶面淀积一层厚度为0.5um-0.6um的SiO₂薄膜，淀积完成后采用 CMP法(化学机械抛光法)抛光所述的SiO₂薄膜的表面；之后在已抛光处理后的SiO₂薄膜顶面旋涂一层光刻胶，再依次对第一金属铝图层301上的光刻胶层7进行前烘、光刻、显影和后烘，；其中，曝光时所使用的掩膜版不透光的区域包括锚体、加速度检测质量块、固定梳齿电极、可动梳齿电极和梁的俯视区域，其中，x轴向可动梳齿电极109、y轴向可动梳齿电极107以及Z轴向可动梳齿电极203的区域上都留有透光的孔；随后用基于F2气体氛围的RIE法自上而下地刻蚀所述的SiO₂薄膜，得到具有垂直侧墙的第二SiO2图层402，在所述的第二SiO2图层402的x轴向可动梳齿电极109、y轴向可动梳齿电极107以及Z轴向可动梳齿电极203上方区域被腐蚀出通孔5；

 4）如图10所示，按步骤2）的方法在基体1的顶面淀积一层厚度为1-1.2um的金属铝薄膜；随后在所述的金属铝薄膜的顶面旋涂一层光刻胶，再依次进行前烘、光刻、显影和后烘，其中曝光时所使用的掩膜版上的图形包括锚体、加速度检测质量块、固定梳齿电极、可动梳齿电极和梁的俯视图形；之后，将基体1放入充满Cl2气（摩尔比5%-15%，流速50-600SCCM）氛围的RIE刻蚀机中进行离子刻蚀反应，将未被光刻胶保护的金属铝层刻蚀掉，在基体1上留下的金属铝图形即为第二金属铝图层302；待刻蚀完成后，使用丙酮溶液将基体1上的光刻胶去除；由于第二层SiO2图层402设有通孔5，使得在本步骤沉积金属铝的过程中通孔5被金属铝充实，即第一层金属铝图层301与第二金属铝图层302相互连接； 

   5）如图11所示，依次重复步骤3）和步骤4）各一遍，在第二金属铝图层302的上方依次制备出第三SiO2图层403和第三金属铝图层303；其中，第二金属铝图层302与第三金属铝图层303通过第三SiO2图层403上的通孔5而相互连接在一起； 

   6）如图12所示，重复步骤3）在已制备好第三金属铝图层303的基体1的顶面制备一层厚度为0.5-0.6um的第四SiO₂图层404，且在第四SiO₂图层404中x轴向可动梳齿电极109、y轴向可动梳齿电极107以及Z轴向可动梳齿电极203区域的SiO₂层上分别留有通孔5，完成之后重复步骤4)利用磁控溅射法溅射一层1-1.2um厚的金属铝薄膜，利用掩膜版光刻后得到第四金属铝图层304；同样，由于第四SiO₂图层404上的通孔5，使得第四金属铝图层304与第三金属铝图层303相互导通； 

   7）如图13、图14和图15所示，在制备好第四金属铝图层304的基体1的顶面旋涂一层厚度在0.5um-0.7um之间的起钝化层作用的聚酰亚胺层6；在所述聚酰亚胺层6的顶面旋涂一层光刻胶；首先对所述的光刻胶进行曝光、显影和清洗，用氧等离子体法对未受光刻胶保护的聚酰亚胺层6进行刻蚀；之后，洗去所涂的光刻胶并利用体积流量比为50:3的CHF₃:O₂对未受聚酰亚胺层6保护的SiO₂图层进行垂直刻蚀，其中刻蚀SiO₂图层的速率控制在每分钟30-50nm；由于CHF₃:O₂的混合气体对SiO₂和Si衬底的选择刻蚀比为13:1，故CHF₃:O₂刻蚀到材质为Si的基体1的表面时停止，刻蚀完成之后利用RIE法去除剩余的钝化层聚酰亚胺6；

   8）如图16所示，用DRIE法（深反应离子刻蚀法)自上而下地刻蚀单晶硅的基体1，自基体1的单晶硅上表面向下刻蚀深度为15-20um；其中，所使用的刻蚀剂为XeF₂，利用XeF₂对单晶硅各向同性刻蚀的腐蚀特性对基体1进行水平方向的刻蚀，释放结构，完成本器件的制备。