SAR ADC的比较器时钟产生电路及高速逐次逼近型模数转换器

摘要

本发明提供一种SAR ADC的比较器时钟产生电路，包括信号输入模块、延时模块、调节模块和时钟模块；所述信号输入模块用于为所述调节模块提供第一控制信号Clke；所述延时模块用于根据SAR ADC的采样信号Clkin和第二控制信号Clkinn生成第三控制信号Clki，其中所述第二控制信号Clkinn为所述采样信号Clkin的反相信号；所述时钟模块用于根据所述第二控制信号Clkinn和第三控制信号Clki产生时钟信号Clko；所述调节模块根据所述第一控制入信号Clke和所述时钟信号Clko产生第四控制信号Clk，所述第四控制信号Clk作为所述比较器的输入信号。当SAR ADC处于高速采样状态时，比较器时钟产生电路所产生的比较器的比较时钟同样工作在高频状态，满足SAR ADC对于高速转换的要求。