针对大符号率偏差的盲同步方法、装置及计算机存储介质

摘要

本发明实施例公开了针对大符号率偏差的盲同步方法、装置及计算机存储介质；该方法可以包括：根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差，并根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值；根据环路滤波器输出值的初始值，在第一环路带宽条件下通过锁相环同步环路捕获剩余符号率偏差；相应于检测到锁相环同步环路处于环路锁定状态，在第二环路带宽条件下通过锁相环同步环路对接收信号进行同步跟踪。

说明书

技术领域

本发明涉及短波通信技术领域，尤其涉及针对大符号率偏差的盲同步方法、装置及计算机存储介质。

背景技术

符号速率是数字通信系统的信号接收端进行解调处理非常重要的参数，在非协作通信中，由于信号接收端无法预先获得准确的符号率信息，只能基于接收信号本身的一些特性对符号率进行估计。在短波通信中，由于多径效应、多普勒扩展等原因，接收信号存在较大的符号间干扰，导致符号率估计会存在较大的符号率偏差。目前，常规的符号率估计算法通常会存在10％的符号率偏差，但是后续的符号同步算法大多仅能够校正0.1％的符号率偏差，因此，最终获得的接收信号中仍然会存在较大的符号率偏差，这将严重影响接收信号的准确解调恢复。

当前存在一种基于搜捕的符号率偏差辅助捕获方法，该方法虽然可以解决大符号率偏差的捕获问题，但其捕获速度与捕获性能取决于搜捕步长以及搜捕时间的恰当选择，不适当的步长选择将导致捕获性能的严重恶化。

发明内容

为解决上述技术问题，本发明实施例期望提供一种针对大符号率偏差的盲同步方法、装置及计算机存储介质，能够实现大符号率偏差下的盲同步。

本发明的技术方案是这样实现的：

第一方面，本发明实施例提供了一种针对大符号率偏差的盲同步方法，所述方法包括：

根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；

根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差，并根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值；

根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路捕获剩余符号率偏差；

相应于检测到所述锁相环同步环路处于环路锁定状态，在第二环路带宽条件下通过所述锁相环同步环路对接收信号进行同步跟踪；其中，所述第二环路带宽小于所述第一环路带宽。

第二方面，本发明实施例提供了一种针对大符号率偏差的盲同步装置，所述装置包括：定时误差估计部分、获取部分、确定部分、第一控制部分、检测部分、第二控制部分以及锁相环同步环路；其中，

所述定时误差估计部分，配置为根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；

所述获取部分，配置为根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差；

所述确定部分，配置为根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值；

所述第一控制部分，配置为根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路捕获剩余符号率偏差；

所述检测部分，配置为检测所述锁相环同步环路是否处于环路锁定状态，以及相应于检测到所述锁相环同步环路处于环路锁定状态，停止所述第一控制部分并触发所述第二控制部分；

所述第二控制部分，配置为在第二环路带宽条件下通过所述锁相环同步环路对接收信号进行同步跟踪；其中，所述第二环路带宽小于所述第一环路带宽。

第三方面，本发明实施例提供了一种针对大符号率偏差的盲同步装置，所述装置包括：通信接口，存储器和处理器；其中，所述通信接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述存储器，用于存储能够在所述处理器上运行的计算机程序；

所述处理器，用于在运行所述计算机程序时，执行第一方面所述针对大符号率偏差的盲同步方法步骤。

第四方面，本发明实施例提供了一种计算机存储介质，所述计算机存储介质存储有针对大符号率偏差的盲同步程序，所述针对大符号率偏差的盲同步程序被至少一个处理器执行时实现第一方面所述针对大符号率偏差的盲同步方法步骤。

本发明实施例提供了一种针对大符号率偏差的盲同步方法、装置及计算机存储介质；由于选用前向定时误差估计得到的符号率偏差作为数控振荡器控制字的起始值，并且由于估计得到的符号率偏差值是基于于接收数据本身特性获得的，具有较高的准确性；因此克服了目前常规的采用搜捕的方法迭代地初始化数控振荡器控制字在应对大符号率偏差同步方法时由于搜捕步长选用不当所引起的性能恶化问题。能够实现大符号率偏差下的盲同步。

附图说明

图1为本发明实施例提供的一种针对大符号率偏差的盲同步方法流程示意图；

图2为本发明实施例提供的一种锁相环同步环路结构示意图；

图3为本发明实施例提供的一种环路滤波器输出值的示意图；

图4为本发明实施例提供的一种接收信号星座图；

图5为本发明实施例提供的一种针对大符号率偏差的盲同步装置组成示意图；

图6为本发明实施例提供的一种针对大符号率偏差的盲同步装置的硬件结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

参见图1，其示出了本发明实施例提供的一种针对大符号率偏差的盲同步方法，该方法可以应用于短波通信系统中的接收端，该方法可以包括：

S101：根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；

S102：根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差，并根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值；

S103：根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路捕获剩余符号率偏差；

S104：相应于检测到所述锁相环同步环路处于环路锁定状态，在第二环路带宽条件下通过所述锁相环同步环路对接收信号进行同步跟踪；其中，所述第二环路带宽小于所述第一环路带宽。

通过图1所示的技术方案，由于选用前向定时误差估计得到的符号率偏差作为环路滤波器输出值的初始值，并且由于估计得到的符号率偏差值是基于接收数据本身特性获得的，具有较高的准确性；因此克服了目前常规的采用搜捕的方法迭代地初始化数控振荡器控制字在应对大符号率偏差同步时由于搜捕步长选用不当所引起的性能恶化问题。

对于图1所示的技术方案，在一种可能的实现方式中，所述根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值，包括：

确定所述接收信号循环自相关函数m_2x(n,τ)为m_2x(n,τ)＝E{x(n)x^*(n+τ)}；其中，*表示共轭运算符，x(n)表示N个连续过采样的接收基带信号{x(n)；n＝0,1,…,N-1}；

确定所述接收信号循环自相关函数的傅里叶级数M_2x(k,τ)为其中，P表示过采样倍数，τ为一个设定的整数延迟；

将不同的k,τ代入式1估计所述接收信号对应的定时误差估计值ε：

其中，k＞0，τ∈[1,τ_max]。

基于上述实现方式，优选地，所述根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差，包括：

从接收信号中选取至少一段短数据，分别根据各段短数据通过式1获取至少一个定时误差估计值；

根据所有定时误差估计值的平均计平均值通过计算归一化的符号率偏差其中，T为实际信号符号周期T_b的估计值。

在获取到归一化的符号率偏差之后，优选地，所述根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值，包括：

将所述归一化的符号率偏差代入下式所获得的结果作为锁相环同步环路中的环路滤波器输出值的初始值：

其中，M为过采样倍数。

具体来说，符号率偏差与环路滤波器的关系为Δf为归一化符号率偏差，那么将估计得到的代入之后，计算所得的结果就可以作为锁相环同步环路中的环路滤波器输出值的初始值w(0)。从而可以以w(0)初始化后续锁相环同步环路中数字控制振荡器(NCO，Numerically Controlled Oscillator) 的控制字，也可称为数控振荡器控制字的初始值。

需要说明的是，上述实现方式针对S101和S102的具体实施进行了详细阐述，通过上述实现方式所阐述的前向定时误差估计算法所得到的归一化符号率偏差值作为后续锁相环同步环路中环路滤波器输出值的初始值，并且归一化符号率偏差值是基于接收信号本身特性获得的。从而不仅克服了目前常规的前向定时误差估计算法应用于多径衰落信道时所存在的估计性能差的问题，使得后续锁相环同步环路能够从一个较准确地符号速率开始进行同步捕获，极大地加快了环路的捕获速度；而且还克服了目前常规的采用搜捕的方法迭代地初始化数控振荡器控制字在应对大符号率偏差同步方法中由于搜捕步长选用不当所引起的性能恶化问题。

在获得锁相环同步环路中的环路滤波器输出值的初始值之后，本发明实施例利用锁相环同步环路通过S103以及S104在两种环路带宽条件下进行处理，不仅能够捕获剩余符号率偏差，而且还能够对接收信号进行同步跟踪。在本实施例中，优选采用图2所示的锁相环同步环路。

在图2所示的锁相环同步环路中，定时误差检测模块优选采用基于Gardner 算法的定时误差检测方法，每个符号只需两个样点就可以检测出定时误差，具体的定时误差计算如下式所示：

error(m)＝sign(y_I(m-1/2))(y_I(m-1)-y_I(m))+sign(y_Q(m-1/2))(y_Q(m-1)-y_Q(m))

其中y_I(m-1)，y_Q(m-1)分别为上一符号的I、Q路的第一个采样值，>I(m-1/2)，y_Q(m-1/2)分别为上一符号的I、Q路的中间采样值，y_I(m)，y_Q(m)分别为当前符号的I、Q路的第一个采样值；

然后将error(m)输入环路滤波器，根据不同的环路带宽w_n计算滤波系数C₁、>2，并对输入的定时误差进行滤波，环路滤波器的输出可以作为数控振荡器NCO的控制字w(m)。通过将相邻时刻的w(m)的差值Δw(m)＝w(m)-w(m-1)与一设定的锁定门限Δw(lock)进行比较，从而能够判定锁相环同步环路是否锁定；

接着，根据η(m+1)＝η(m)-w(m)计算数控振荡器寄存器值并产生溢出k，其中，η(m)为数控振荡器寄存器值，并由以及计算插值的整数位置m_k和小数间隔μ_k这两个插值系数；

最后插值器通过上述两个插值系数利用Farrow插值公式计算得到锁相环同步环路的输出值out(m)。

基于图2所示的锁相环同步环路，对于图1所示的技术方案，S103所述的根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路捕获剩余符号率偏差，包括：

在第一环路带宽w_n1下，根据锁相环路阻尼系数ξ＝0.707、环路增益K＝1以及符号周期T＝T_b，利用下式获取第一环路滤波器系数组C₁₁、C₁₂：

根据所述第一环路滤波器系数组通过所述锁相环同步环路捕获所述剩余符号率误差。

具体来说，本实施例中，S103可以被称之为剩余符号率偏差捕获阶段，在该阶段，本实施例优选w_n1＝10作为第一环路带宽。根据实际工程实施的需求选择锁相环路阻尼系数ξ＝0.707，环路增益K＝1，符号周期T＝T_b；将上述三个参数代入从而计算得到在剩余符号率偏差捕获阶段，锁相环同步环路中的环路滤波器系数C₁₁和C₁₂，随后，利用图2所示的锁相环同步环路对剩余符号率偏差进行捕获。

在上述捕获阶段，当存在剩余符号率偏差时，锁相环同步环路中的误差检测模块输出error(m)较大，则锁相环同步环路中的环路滤波器输出值w(m)变化也很大；而当锁相环同步环路中的剩余符号率偏差被捕获后，误差检测模块输出值error(m)较小，则w(m)稳定在附近，因此，对于所述锁相环同步环路来说，环路锁定状态的检测是基于相邻时刻锁相环同步环路中的环路滤波器输出值w(m)的差值Δw(m)来确定的。因此，在S104之前，还需要对所述锁相环同步环路的环路锁定状态进行检测，所述方法还包括：

比较所述锁相环同步环路中相邻时刻环路滤波器输出值w(m)的差值Δw(m) 与设定的锁定门限值；

当所述锁相环同步环路中相邻时刻环路滤波器输出值w(m)的差值Δw(m)小于所述设定的锁定门限值的次数大于设定的次数阈值时，确定所述锁相环同步环路处于环路锁定状态。

举例来说，当剩余符号率偏差被捕获后，w(m)就会稳定在附近，所以本发明实施例优先选择作为锁定门限值，比较Δw(m)与Δw(lock)之间的大小，就可以判定环路锁定与否，具体实际应用中，可以设定连续检测到2000次以上的锁定才判定为锁相环同步环路处于真实的环路锁定状态，从而可以避免假锁的影响。

锁相环同步环路处于环路锁定状态后，则可以表示符号率偏差已被捕获，此时可以认为锁相环同步环路中数控振荡器所产生的时钟速率与发射信号的符号速率已经达到匹配，于是不再需要利用大的环路带宽进行调整，为减小噪声干扰的影响，可以为锁相环同步环路选择较小的环路带宽。因此，S104所述的相应于检测到所述锁相环同步环路处于环路锁定状态，在第二环路带宽条件下通过所述锁相环同步环路对接收信号进行同步跟踪，包括：

在第二环路带宽w_n2下，根据锁相环路阻尼系数ξ＝0.707、环路增益K＝1以及符号周期T＝T_b，利用下式获取第二环路滤波器系数组C₂₁、C₂₂：

根据所述第二环路滤波器系数组通过所述锁相环同步环路对发射信号进行同步跟踪。

具体来说，本实施例中，S104可以被称之为小环路带宽进行符号同步跟踪阶段，该阶段是为了在判定锁相环同步环路处于环路锁定后，为校正噪声干扰所引入的同步误差而进行的。本实施例优选的，将锁相环同步环路的环路带宽由第一环路带宽w_n1＝10切换为第二环路带宽为w_n2＝0.1，并且重新计算环路滤波器系数，即第二环路滤波器系数组C₂₁、C₂₂；随后，仍旧利用图2所示的锁相环同步环路对接收信号的符号进行精确地同步跟踪。

通过上述技术方案，由于选用前向定时误差估计得到的归一化符号率偏差作为环路滤波器输出值的起始值，并且由于估计得到的符号率偏差值是基于接收数据本身特性获得的，具有较高的准确性；因此克服了目前常规的采用搜捕的方法迭代地初始化数控振荡器控制字在应对大符号率偏差同步时由于搜捕步长选用不当所引起的性能恶化问题。

基于上述技术方案，本发明实施例通过具体的仿真环境对上述技术方案的技术性能及效果进行进一步的阐述。具体的仿真条件和参数如下：

将短波信道设置为两径多径信道，其中，第二径时延为1ms，增益为0.5，多普勒扩展为0.5Hz，发射信号采用8PSK调制，实际发射信号符号速率为2400Baud，4倍过采样处理，信号带宽为3kHz，SNR设置为15dB。成型滤波和匹配滤波均选用根升余弦滤波器实现，滚降因子为0.4。接收端估计得到的符号率为2640Baud，即存在10％的符号率偏差。前向定时误差估计优选20段长度均为512的符号数据进行定时误差估计。锁相环同步环路起始环路带宽设置为10，环路增益为1，在用于表征锁相环同步环路处于环路锁定的锁定检测标志达到锁定门限后，切换环路带宽为0.1，环路增益仍然设置为1。按照一般工程实现中的设置，环路滤波器阻尼系数ξ设置为0.707,然后由阻尼系数ξ、符号周期T和环路带宽分别计算出剩余符号率偏差捕获阶段和符号同步跟踪阶段的环路滤波器系数C₁、C₂。

对于上述仿真条件及参数进行仿真结果如下：

按照上述技术方案对存在10％符号率偏差的接收信号进行前向定时误差估计，15dB短波中等信道条件下估计得到的定时误差存在10^-4的估计均方误差；也就是说，对于10％的符号率偏差，定时误差估计结果存在±0.001的估计误差。

根据环路滤波器输出与符号率偏差的关系在存在±0.001定时误差估计的情况下，根据计算得到环路滤波器输出值为 0.5562和0.4541，以该值初始化数控振荡器控制字的起始值w(0)，然后通过锁相环同步环路进行锁相环同步，同步过程中环路滤波器输出值如图2所示，同步中接收信号星座图如图3所示。经过大环路带宽的捕获，在16000个符号数据处实现由前向定时误差估计偏差导致的剩余符号率偏差的捕获，再经过4000 点的锁定检测确保环路锁定，在20000符号处切换环路带宽，实现跟踪同步。由仿真结果可见上述技术方案可以在20000个符号之内实现8PSK接收信号10％符号率偏差的盲同步。

基于前述实施例相同的发明构思，参见图5，其示出了本发明实施例提供的一种针对大符号率偏差的盲同步装置50，所述装置50包括：定时误差估计部分501、获取部分502、确定部分503、第一控制部分504、检测部分505、第二控制部分506以及锁相环同步环路507；其中，

所述定时误差估计部分501，配置为根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；

所述获取部分502，配置为根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差；

所述确定部分503，配置为根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路507中的环路滤波器输出值的初始值；

所述第一控制部分504，配置为根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路507捕获剩余符号率偏差；

所述检测部分505，配置为检测所述锁相环同步环路507是否处于环路锁定状态，以及相应于检测到所述锁相环同步环路507处于环路锁定状态，停止所述第一控制部分504并触发所述第二控制部分506；

所述第二控制部分506，配置为在第二环路带宽条件下通过所述锁相环同步环路507对接收信号进行同步跟踪；其中，所述第二环路带宽小于所述第一环路带宽。

在上述方案中，所述定时误差估计部分501，配置为：

确定所述接收信号循环自相关函数m_2x(n,τ)为m_2x(n,τ)＝E{x(n)x^*(n+τ)}；其中，*表示共轭运算符，x(n)表示N个连续过采样的接收基带信号{x(n)；n＝0,1,…,N-1}；

确定所述接收信号循环自相关函数的傅里叶级数M_2x(k,τ)为其中，P表示过采样倍数，τ为一个设定的整数延迟；

将不同的k,τ代入式1估计所述接收信号对应的定时误差估计值ε：

其中，k＞0，τ∈[1,τ_max]。

在上述方案中，所述获取部分502，配置为：

从接收信号中选取至少一段短数据，分别根据各段短数据通过式1获取至少一个定时误差估计值；

根据所有定时误差估计值的平均计平均值通过计算归一化的符号率偏差估计值其中，T为实际信号符号周期T_b的估计值。

在上述方案中，所述确定部分503，配置为：

将所述归一化的符号率偏差估计值代入下式所获得的结果作为锁相环同步环路507中的环路滤波器输出值的初始值：

其中，M为过采样倍数。

在上述方案中，所述第一控制部分504，配置为：

在第一环路带宽w_n1下，根据锁相环路阻尼系数ξ＝0.707、环路增益K＝1以及符号周期T＝T_b，利用下式获取第一环路滤波器系数组C₁₁、C₁₂：

根据所述第一环路滤波器系数组通过所述锁相环同步环路507捕获所述剩余符号率误差。

在上述方案中，所述检测部分505，配置为：

比较所述锁相环同步环路507中相邻时刻环路滤波器输出值w(m)的差值Δw(m)与设定的锁定门限值；

当所述锁相环同步环路507中相邻时刻环路滤波器输出值w(m)的差值Δw(m)小于所述设定的锁定门限值的次数大于设定的次数阈值时，确定所述锁相环同步环路507处于环路锁定状态。

在上述方案中，所述第二控制部分506，配置为：

在第二环路带宽w_n2下，根据锁相环路阻尼系数ξ＝0.707、环路增益K＝1以及符号周期T＝T_b，利用下式获取第二环路滤波器系数组C₂₁、C₂₂：

根据所述第二环路滤波器系数组通过所述锁相环同步环路507对接收信号进行同步跟踪。

可以理解地，在本实施例中，“部分”可以是部分电路、部分处理器、部分程序或软件等等，当然也可以是单元，还可以是模块也可以是非模块化的。

另外，在本实施例中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM， Read Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

因此，本实施例提供了一种计算机存储介质，所述计算机存储介质存储有针对大符号率偏差的盲同步程序，所述针对大符号率偏差的盲同步程序被至少一个处理器执行时实现前述技术方案中所述针对大符号率偏差的盲同步方法步骤。

基于上述短波信道稀疏化装置50以及计算机存储介质，参见图6，其示出了本发明实施例提供的一种短波信道稀疏化装置50的具体硬件结构，包括：通信接口601，存储器602和处理器603；各个组件通过总线系统604耦合在一起。可理解，总线系统604用于实现这些组件之间的连接通信。总线系统604除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图6中将各种总线都标为总线系统604。其中，

所述通信接口601，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述存储器602，用于存储能够在所述处理器603上运行的计算机程序；

所述处理器603，用于在运行所述计算机程序时，执行以下步骤：

根据信号循环自相关函数的傅里叶级数与定时误差之间的关系，基于接收信号估计所述接收信号对应的定时误差估计值；

根据所述接收信号对应的定时误差估计值通过设定的前向定时误差估计策略获取符号率偏差，并根据设定的符号率偏差与环路滤波器输出值之间的关系，通过所述符号率偏差确定为锁相环同步环路中的环路滤波器输出值的初始值；

根据所述环路滤波器输出值的初始值，在第一环路带宽条件下通过所述锁相环同步环路捕获剩余符号率偏差；

相应于检测到所述锁相环同步环路处于环路锁定状态，在第二环路带宽条件下通过所述锁相环同步环路对接收信号进行同步跟踪；其中，所述第二环路带宽小于所述第一环路带宽。

可以理解，本发明实施例中的存储器602可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本文描述的系统和方法的存储器602旨在包括但不限于这些和任意其它适合类型的存储器。

而处理器603可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器603中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器603可以是通用处理器、数字信号处理器 (Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器602，处理器603读取存储器602 中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

具体来说，处理器603还配置为运行所述计算机程序时，执行前述技术方案中所述针对大符号率偏差的盲同步方法步骤，这里不再进行赘述。

需要说明的是：本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。