首页> 中国专利> 一种嵌入式核测试封装扫描链设计方法

一种嵌入式核测试封装扫描链设计方法

页面导航

摘要

本发明提出一种嵌入式核测试封装扫描链设计方法，包括步骤(1)：算法初始化；步骤(2)：解初始化步骤(3)：如果不满足结束条件，继续，否则转到步骤(12)；步骤(4)：估计所有蜻蜓的目标函数max(s

1. 一种嵌入式核测试封装扫描链设计方法 [P] . 中国专利： CN109188257B . 2021.08.27
2. 一种嵌入式核测试封装扫描链设计方法 [P] . 中国专利： CN109188257A . 2019-01-11
3. Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip [P] . 美国专利： US7607057B2 . 2009-10-20

机译：包括集成扫描链的测试包装器，用于测试集成电路芯片中的嵌入式硬宏
4. Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip [P] . 美国专利： US2006156100A1 . 2006-07-13

机译：包含集成扫描链的测试包装器，用于测试集成电路芯片中的嵌入式硬宏
5. Testing a programmable logic device with embedded fixed logic using a scan chain [P] . 美国专利： US7080300B1 . 2006-07-18

机译：使用扫描链测试具有嵌入式固定逻辑的可编程逻辑设备