首页> 外文OA文献 >Synthesis of Robust Delay-Fault Testable Circuits: Theory

【2h】

Synthesis of Robust Delay-Fault Testable Circuits: Theory

机译：鲁棒延迟故障可测试电路的合成：理论

页面导航

著录项
相似文献
相关主题

著录项

作者
Srinivas Devadas; Kurt Keutzer;
展开▼
作者单位

展开▼
年度 1992
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Addendum to "Synthesis of robust delay-fault testable circuits: Theory" [J] . Devadas S., Keutzer K. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1996,第4期

机译：“健壮的延迟故障可测试电路的合成：理论”的附录
2. Validatable nonrobust delay-fault testable circuits via logic synthesis [J] . Devadas S., Keutzer K. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1992,第12期

机译：通过逻辑综合可验证的非鲁棒延迟故障可测试电路
3. Synthesis of robust delay-fault-testable circuits: theory [J] . Devadas S., Keutzer K. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1992,第1期

机译：鲁棒的延迟故障可测试电路的综合：理论
4. Synthesis and optimization procedures for robustly delay-fault testable combinational logic circuits [C] . Srinivas Devadas, Kurt Keutzer ACM/IEEE conference on Design automation . 1991

机译：鲁棒故障可测试的组合逻辑电路的综合和优化程序
5. Synthesis and testing of threshold logic circuits. [D] . Palaniswamy, Ashok Kumar. 2014

机译：阈值逻辑电路的综合和测试。
6. Sackler Colloquium on Improving the Reproducibility of Scientific Research: Metastudies for robust tests of theory [O] . Beth Baribault, Chris Donkin, Daniel R. Little, 2018

机译：萨克勒学术讨论会：提高科学研究的可重复性：用于可靠理论检验的元研究
7. Synthesis of asynchronous circuits for stuck-at and robust path delay fault testability [O] . Steven M. Nowick, Niraj K. Jha, Fu-chiung Cheng 1995

机译：异步电路的综合，可实现固定的鲁棒路径延迟故障测试能力
8. The 32nd CDC: Robust stabilizer synthesis for interval plants using Nevanlina-pick theory [R] . Bhattacharya, Saikat, Keel, L. H., Bhattacharyya, S. P. 1989

机译：第32次CDC：使用Nevanlina-pick理论对间隔植物进行稳健的稳定剂合成

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号