Southern Illinois University at Carbondale.;
机译:在先进的窄发射极双极电路中,由于外在基极的侵入而导致性能下降。二。非阈值逻辑电路
机译:用于求和功能的数字求和阈值逻辑阵列的可测试设计
机译:神经元MOS二进制逻辑集成电路。一,设计基础和软硬件逻辑电路的实现
机译:通过具有磁隧道结的大扇数阈值逻辑进行基于随机的逻辑电路综合和实现
机译:通过设计技术对硅锗异质结双极晶体管和数字逻辑电路进行硬度保证测试和辐射硬化。
机译:基于自动模糊逻辑的玉米常见锈病严重程度预测具有门阈化和深度学习
机译:多值逻辑电路中的故障表征和可测试性考虑因素。
机译:CmOs IC逻辑门开路的行为和测试含义。