高密度半導体チップのパッケージ実装ならびにボード実装における超高速・超高周波特性検証方法の研究

摘要

本論文は高密度半導体チップのパッケージ実装ならびにボード実装における超高速・超高周波特性検証方法の研究成果をまとめたもので、全5 章からなる。第1 章の序論では、電子情報機器の半導体LSI チップ、パッケージ、ボードからなる実装階層構造を示し、その階層それぞれでのスケール差とそれらを繋ぐ接続部における設計および設計検証課題が大きいことを示した。特に、近年、半導体LSI（Large Scale Integrated Circuit ）チップが大規模化、高集積化したことよって、LSI チップ、パッケージ、ボード実装での端子数（ピン数）の増加、ピン間の狭ピッチ化、高速・高周波化が進展し、設計および設計検証はより難しいものとなり、こうした中で、実装設計時点で全体を考慮した設計の方法論が強く求められている現状を述べた。この設計論を確立するために具体的に次の2 つの課題があることを示した。・ チップ、パッケージ、ボードの実装での設計検証の仕掛けづくり・ 実装設計上、特に難しい高速・高周波性能の確保について、チップ、パッケージ、ボード全体での特性をより実現的な計算機資源と時間で解析する方法第2 章では、実装の階層構造とピン数の増加、狭ピッチ化によって、階層間の接続部がチップ、パッケージ、ボード実装の要となっていることを示し、この部分の特性検証のための設計論について述べた。2-1 節では、チップ、パッケージ、ボードの実装構造と特性検証の関係を示し、実際の実装プロセスに合った設計をするための新たな設計検証の仕掛けづくりについて論じた。この仕掛けには、実装特有の階層構造を利用しあらかじめ検証手段を回路中に組み込む各種スキャンテストを検討し、より少ない資源で効率的なI/O スキャンを提案した。実際のLSI にこの仕掛けを組み込み、その効果について評価検証し、その結果を示した。2-2 節では、階層構造を有する実装構造を設計する際の高速・高周波性能について、全体特性への影響が大きい接続部に着目して、より実現的な計算機資源と時間で解析する方法について論じた。チップ、パッケージ、ボード実装構造での高周波特性解析は、解析モデル規模が大きくなり、計算量が多く、通常、構造全体を一括モデルで検証することができない。そこで全体を要素モデルに分けて計算し、後にマージする分割解析法を用いることになるが、通常は配線設計要素ごとのモデルに分割していたため高周波解析精度が悪いという問題があった。そこで、本論文では分割位置を伝送路TEM（Transverse Electro-Magnetic）モードの続く部分とし不連続部分を要素モデル内に取り込んだOSE 法（最適要素抽出法, Optimized Segment Extraction Method）を考案し、提案した。 2-3 節ではこのOSE 法をBGA（Ball Grid Array）パッケージ実装に適用し、GHz 帯域での高周波精度が一体解析と同等で解析時間が4 分の1 になる結果を示した。第3 章では分割モデリング手法の1 つであるOSE 法を拡張し一般に適用可能なn ポート×2 構成（2N ポートモデル）とし、今回、これをプリント配線板に特有な層構造に着目して境界条件を加味した評価を行った。伝送路とこれをつなぐビア、隣接配線での線路間結合を含む典型的な実装構造を解析対象とし、構造全体を電磁界解析したリファレンスモデルとの誤差を求め比較した結果を示した。分割位置を連続部の中間地点とすることで5 GHz 以上の高い周波数で解析誤差が少なくなること、8 GHz での誤差が0.5 dB 以内となること、また分割位置を変えると2.5 dB 程度の誤差が生じることを示した。拡張OSE 法は分割方法の課題であった高周波解析精度を大幅に改善でき、構造全体で解析した場合と同等の高周波精度で、解析時間は約6 分の1 となることを示した。第4 章では前章でマルチポートモデルを扱えるようにした拡張OSE 法を、さらに発展させて非線形解析を行えるようにした。解析の流れを示すとともに、この非線形拡張OSE 法を実回路に用いて評価、検証した。4-1 節では、非線形素子のボルテラ級数展開を用いて、拡張OSE 法のモデル化で生成する正方行列の仮想ポートに非線形分の伝達関数をつなぎこみ、解を得る解析原理を示し、これを非線形拡張OSE 法として提案した。4-2 節ではこの非線形拡張OSE 法を用いて、実回路のInGaP/GaAs HBT MMIC実装を解析した適用例を示した。その結果、解析パラメータをベースに弱非線形回路の解析に利用できることを示した。非線形解析は従来、Ｓパラメータモデル、Ｔパラメータモデルなどの線形パラメータでは出来なかったことで、この非線形拡張OSE 法では、独自の仮想ポート構造で、非線形要素をモデルに組み込むことで可能にした。Ｓパラメータモデルの非線形解析への拡張については、Ｘパラメータが実用化されているが、動作記述であり、ブラックボックスとして専用のCAE ソフトウェアで扱う必要がある。その処理は大容量のマスストレージと高速処理のできるコンピュータを前提とし、さらに測定器をＸパラメータに対応したものに代える必要があった。これに対して、非線形拡張OSE 法は、従来の測定環境をそのまま活用して、ソフトウェアについても、ごく一般的な行列計算や表計算ソフトウェア（例えばエクセル）をそのまま活用して、弱非線形解析が出来るという利点を示した。第5 章は結論で以上の研究成果を総括した。この高密度半導体チップのパッケージ実装ならびにボード実装の超高速・超高周波特性検証方法の研究は、今後さらに進む集積化と高速・高周波動作が進む半導体とパッケージのインターポーザー基板、ボード（プリント配線板）を有効に結びつける技術成果であり、経済性を加味した電子機器の高性能化、高集積化、多様化に貢献できることを示した。