首页> 外文OA文献 >Multi‐precision binary multiplier architecture for multi‐precision floating‐point multiplication

【2h】

Multi‐precision binary multiplier architecture for multi‐precision floating‐point multiplication

机译：多精密二进制乘法器架构，用于多精度浮点乘法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Geetam Singh Tomar; Marcus Llyode George; Abhineet Singh Tomar;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Double-precision modular multiplication based on a single-precision modular multiplier and a standard CPU [J] . Arazi B. IEEE Journal on Selected Areas in Communications . 1993,第5期

机译：基于单精度模块化乘法器和标准CPU的双精度模块化乘法
2. Efficient dual-precision floating-point fused-multiply-add architecture [J] . Arunachalam V., Raj Alex Noel Joseph, Hampannavar Naveen, Microprocessors and microsystems . 2018,第MARa期

机译：高效的双精度浮点融合乘加架构
3. An Efficient Single Precision Floating Point Multiplier Architecture based on Classical Recoding Algorithm [J] . J. Jean Jenifer Nesam, Sivanantham Sathasivam Indian Journal of Science and Technology . 2016,第5期

机译：基于经典编码算法的高效单精度浮点乘法器体系结构
4. Dual-mode double precision / two-parallel single precision floating point multiplier architecture [C] . Jaiswal Manish Kumar, So Hayden K.-H IFIP/IEEE International Conference on Very Large Scale Integration . 2015

机译：双模双精度/双并行单精度浮点乘法器体系结构
5. A novel low power multi path double precision fused multiplier accumulator architecture. [D] . Gopal, Mangala. 2015

机译：一种新颖的低功耗多径双精度熔断乘法器累加器架构。
6. Weighted Geometric Dilution of Precision Calculations with Matrix Multiplication [O] . Chien-Sheng Chen 2015

机译：矩阵乘法精度计算的加权几何稀释
7. A New Architecture For Multiple-Precision Floating-Point Multiply-Add Fused Unit Design [O] . 2008

机译：多精度浮点乘加融合单元设计的新架构

Multi‐precision binary multiplier architecture for multi‐precision floating‐point multiplication

著录项

引文网络

相似文献

相关主题

期刊订阅