机译:HL-LHC上用于像素检测器的65nm CMOS模拟前端
机译:零死区时间的65 nm CMOS模拟处理器,可用于未来的像素检测器
机译:创新的CMOS像素检测器的设计和测试
机译:600 Mrad TID对采用65nm CMOS的新一代高速率像素读出ASIC产生影响,该芯片具有低功耗,低噪声同步模拟前端,采用Fast ToT编码和自动归零功能
机译:采用65nm CMOS技术的W波段前端集成电路。
机译:CMOS超低功率脑信号采集前端:设计和人体测试
机译:采用130 nm CMOS技术的Timepix3和Smallpix混合像素检测器的模拟前端设计