首页> 外文OA文献 >Reducing clock power in synchronous circuit design.

【2h】

Reducing clock power in synchronous circuit design.

机译：减少同步电路设计中的时钟功率。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yi Zhang;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Clock scheduling method to reduce the peak power for semi-synchronous circuits [J] . Tsutomu Utagawa, Atsushi Takahashi 電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies . 2000,第646期

机译：降低半同步电路峰值功率的时钟调度方法
2. Clock scheduling method to reduce the peak power for semi-synchronous circuits [J] . Tsutomu Utagawa, Atsushi Takahashi 電子情報通信学会技術研究報告. VLSI設計技術. VLSI Design Technologies . 2000,第646期

机译：降低半同步电路峰值功率的时钟调度方法
3. Clock scheduling method to reduce the peak power for semi-synchronous circuits [J] . Tsutomu Utagawa, Atsushi Takahashi 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2000,第648期

机译：降低半同步电路峰值功率的时钟调度方法
4. Using variable clocking to reduce leakage in synchronous circuits [C] . 2010 IEEE International Conference on Computer Design . 2010

机译：使用可变时钟来减少同步电路中的泄漏
5. Power and Timing Driven Optimal Gate, Clock Buffer and Clock Wire Sizing in High Performance Digital Integrated Circuits [D] . Farshidi, Amin. 2016

机译：功率和定时驱动最佳栅极，时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
6. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
7. Low-Power Design of Sequential Circuits Using a Quasi-Synchronous Derived Clock [O] . Xunwei Wu, Jian Wei 2001

机译：使用准同步衍生时钟的低功耗时序电路设计

代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号