...
机译:考虑SFQ逻辑电路的逻辑综合和时钟分配网络
logic synthesis; SFQ circuit; clock distribution; microprocessor; superconducting circuit; cell library;
机译:考虑SFQ逻辑电路的逻辑综合和时钟分配网络
机译:使用时钟差分共源共栅绝热逻辑(CDCAL)的低功耗组合和顺序逻辑电路
机译:带有互补传递晶体管逻辑电路的时钟绝热逻辑的近阈值计算
机译:单通量量子逻辑电路的同质三叶叶子时钟网络层次链的时钟合成算法
机译:时钟逻辑自动映射到准延迟不敏感电路。
机译:具有破坏对称的电路在生物网络中执行核心逻辑计算
机译:超导SFQ逻辑电路的电路描述和设计流程
机译:逻辑电路综合中布尔函数的部分对称性