...
机译:采用65 nm CMOS技术的6 Gbps双模数字时钟和数据恢复电路
Clock and data recovery (CDR); Phase locked loop (PLL); Digitally-controlled oscillator (DCO);
机译:采用65 nm CMOS技术的6 Gbps双模数字时钟和数据恢复电路
机译:具有65nm CMOS嵌入式均衡器的26–28-Gb / s全速率时钟和数据恢复电路
机译:用于65 NM CMOS技术的USB应用的全数字时钟和数据恢复电路
机译:采用65 nm CMOS技术的10 Gb / s功率和面积高效时钟和数据恢复电路
机译:CMOS技术中的高速时钟和数据恢复电路。
机译:具有混合CMOS /忆阻器电路的Hopfield网络模数转换器的建模和实验演示
机译:CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]