nMOSダイナミック論理を用いた液晶駆動回路の設計手法

摘要

携帯電話などの携帯情報機器で使用する小規模液晶表示装置の駆動回路では、消費電力の低減化だけでなく、いまや製造コストの削減も求められている。 この駆動回路をnMOSの単チャネル論理を用いて実装する場合には、pMOSのプロセス工程を省くことができ、CMOS論理を用いた実装よりも製造コストの削減が可能となる。 そこで、本文では、初期の電卓用に開発された4相ダイナミック論理に注目し、これを用いて駆動回路の実装を試みる。 具体的には、4相nMOSダイナミック論理とそれから派生する3相nMOSダイナミック論理を用いて、駆動回路の電力消費の主要部をなすシフトレジスタおよびタイミングジェネレータを実装し、CMOS論理を用いて実装した場合との消費電流の比較評価を行い、4相nMOSダイナミック論理の実用性について記述する。