多層回路板製造工程におけるビアホールの3次元形状計測

摘要

情報通信分野，デジタル家電を始めとする電子機器の小型?軽量化，高速化，低消費電力化などの技術革新はめざましく，これに使用されている重要な部品である電子回路の多層回路板のさらなる高密度化，高信頼性などが要求されている。 中でも半導体における端子の高密度化　多ピン化が進むにつれて，多層回路板実装技術はビルドアップ工法が主流となってきた。 この工法は，導体層と絶縁層をビアホールと呼ばれる微小穴により層間接続して配線の高密度化?高速化を実現する方法である。 ビルドアップ配線板の構造例として，ビアホールを形成した後でこれを導体で充てh（ビアフィリング）してから積層するものと，円錐状の導体を形成（ビアポスト）した後で絶縁層を貫通させて積層するものがある1）－2）。 ところが，基板にビアホールを形成する工程で，ビアホール周辺の形状に歪みが生じる。 このため，充てhする前にビアホールを形成した基板の検査をすること，またビアホールのサイズを分解能1μmの精度で計測することが求められる。 以上のことから，多層回路板のビアホールとその周辺形状を精密に計測することば重要であり，これは多層回路板実装において信頼性に影響を与える課題である。