三次元ナノ構造の寸法·形状計測技術に関する調査研究

摘要

ナノテクノロジーを推進するための基盤技術の1つとして，ナノスケール構造の寸法·形状計測技術がある．この度，ナノメートルオーダの幾何形状計測，特に半導体素子製造等において必要となる微細ラインパターンの三次元形状計測技術を対象として調査を行ったので，ここに報告する． MPU（Micro-Processing Unit），DRAM （Dynamic Random Access Memory），NANDフラッシュメモリーといった半導体素子はトランジスタの微細化，高集積化によって性能が向上してきた．FinFET（MPU等に使われるトランジスタの種類）の最小線幅は現在10mm以下であり，国際半導体技術ロードマップ2013によると2022年にはFinFETの最小線幅が6.0nmまで縮小すると予想されている．また，DRAM 1／2 pitch，Fin 1／2 pitch，Fin線幅などの縮小化も今後進み，それに伴い素子を構成するナノ構造のほかの形状評価パラメータの計測要求も高まっていくことが予想されている． 本調査研究では，半導体素子の製造プロセスなどで必要となる三次元ナノ構造の寸法·形状計測技術について調査した。2章では，半導体素子の寸法管理，近年の半導体素子構造の三次元化とそれに伴う形状評価パラメータの増加について述ベる．3章では，三次元ナノ構造の寸法管理で必要となる線幅の計測技術について述べる．4章では，産業技術総合研究所計量標準総合センターの線幅校正サービスと今後の展望について述ベる．