HDL記述による設計法をマスタする：実験で学ぶロジック回路設計－第3回 HDL記述とCPLDの端子をつなぐ①

摘要

本連載の目的は，ロジック回路の作り方を身につけることです．実験しながら解説を進めるために，(1) CPLDの外側の回路；(2) CPLD外とCPLD内を結ぶのに使うHDL記述を用意します．本連載では，本誌2006年4月号の付録CPLD基板（アルテラ社のMAX IIを搭載）を応用して，各種ロジック回路を実験／実習していくことにします．付録CPLD基板そのままでは実験／実習に使えないので，ロジック回路実験ボードHDL-CQ1（写真3-1）を作り，その上に付録CPLD基板を載せて使います．今回は，このロジック回路実験ボードについて解説します．電子工作の経験があれば自作できます．また，頒布も予定しています．詳しくは下記Webページを参照ください