机译:通过双Vdd预算和重新定时降低FPGA互连功耗的物理综合
Algorithms; Design; Low power; Retiming; FPGA;
机译:通过双Vdd预算和重新定时降低FPGA互连功耗的物理综合
机译:考虑预布线互连不确定性和FPGA工艺变化的随机物理综合
机译:LOPASS:一种用于FPGA的低功耗架构综合系统,具有互连估计和优化
机译:同时节省时间预算和重新定时,以降低双Vdd FPGA的功耗
机译:FPGA的物理感知高级综合和互连。
机译:使用基于SRAM的FPGA进行功率感知的高性能无线传感器网络
机译:通过双Vdd预算和重新定时降低FPGA互连功耗的物理综合
机译:美国的交通信号重定时实践。国家合作公路研究计划(NCHRp)综合409