CMOSアナログIC設計にチャレンジ：回路図とレイアウト図を照合する

摘要

今回は，レイアウト·エディタLayoutEditorで作画したレイアウト図と回路図エディタNS-Drawで作画した回路図を照合し，検証する方法を紹介します．両者の接続関係が正しいかどうかを判断するためには，LayoutEditorとNS-Drawが各々出力する部品情報（インスタンス）と配線情報（ネット）が必要です．作画したレイアウト図の検証作業には次の二つあり，今回はLVSについて説明します．DRCについては次回説明します．