重み付き故障カバレージに基づくテストパターン並替えの高速化手法

摘要

半導体製造技術の微細化高集積化に伴い，欠陥レベルの事前見積り値と実製品に対する値の乖離が問題となっている．著者らは，クリティカルエリアに基づく重み付き故障カバレージを用いて出荷VLSIチップの欠陥レベルを低減させる手法を提案してきた．本研究では，ブリッジ故障とオープン故障を対象に，テストパターンの並替えの高速化手法について評価を行う．クリティカルエリアの分布に基づき，対象故障から2個のグループを作成する．それぞれのグループに対してテスト生成を行い，一方のテストパターンのみ並替えを行う．また，ウインドウベースの並替えについても検討する．これらの手法により，従来の並替え手法と比較して，わずかなテストパターン数の増加に対し，処理時間を大幅に削減できることを示す．