65nm CMOS GPU-0.1μm DRAM間8Tb／s 1pJ／b 0.8mm~2／Tb／s QDR誘導結合インタフェース

摘要

65nm CMOSGPUと0.1μm DRAM間で通信する誘導結合インタフェースを開発した。1024チャネルの並列誘導結合インタフェースで8Tb／s BER＜10~(-16)動作を確認した。最新の40nm DRAM有線インタフェースの32倍の通信帯域を1／8の消費電力と1／22の消費面積で実現した。