首页> 外文会议>Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2010 >An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR inductive-coupling interface between 65nm CMOS GPU and 0.1µm DRAM
【24h】

An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR inductive-coupling interface between 65nm CMOS GPU and 0.1µm DRAM

机译:65nm CMOS GPU和0.1µm DRAM之间的8Tb / s 1pJ / b 0.8mm 2 / Tb / s QDR电感耦合接口

获取原文

摘要

An 8 Tb/s 1 pJ/b 0.8 mm2/Tb/s inductive-coupling interface between 65 nm CMOS GPU and 0.1 ¿m DRAM is developed. BER <10-16 operation is examined in 1024-bit parallel links. Compared to the latest wired 40 nm DRAM interface, the bandwidth is increased 32×, and the energy consumption and layout area are reduced by 8× and 22×, respectively.
机译:开发了65 nm CMOS GPU和0.1μmDRAM之间的8 Tb / s 1 pJ / b 0.8 mm 2 / Tb / s电感耦合接口。在1024位并行链路中检查BER <10 -16 操作。与最新的40 nm有线DRAM接口相比,带宽增加了32°,并且能耗和布局面积减少了8°和22°。 , 分别。

著录项

相似文献

  • 外文文献
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号