メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発

摘要

低電圧データ書き込み·データ読み出しを可能とし、待機時のデータ保持と低消費電力化を両立した1電源6-Tr CMOS SRAMを開発した。本SRAM実現のため、メモリセルへの供給電圧を書き込み時とデータ保持時に降圧し、読み出し時に昇圧する電圧レベル変換（Self-controllable Voltage Level；SVL）回路、ワード線への供給電圧を書き込み時に昇圧し、読み出し時に降圧するSVL回路を開発し、2-kbit 90-nm CMOS SRAMに適用した。閾値電圧のばらつき幅が＋6σの時、データ書き込みを可能とする電源電圧（V_(DD)）の最小値は、従来形SRAMが0.37 Vであったのに対して、改良形SRAMは0.22Vまで引き下げることができた。これより、SVL回路が低電圧データ書き込みに極めて有効であることがわかった。なお、SVL回路の面積オーハーヘッドは従来形SRAMの1.383％であった。