拡張テンプレート動き検出用4画素精度ビット切り詰め型探索ユニットの設計

摘要

ビット幅を2ビットに切り詰めたエッジ抽出成分の差分絶対値和に,1ビットに切り詰めたブロック構成ラインごとの平均値の差分絶対値を併用することで探索精度の低下を抑える新たなブロックマッチング法を開発した.本稿ではこの新たなマッチング法を,ブロック間のSAD共有率の高まる2×2ブロック拡張の異形状拡張テンプレート併用法に組み合わせることで,1080i対応の階層型動き検出器の一次探索部の4画素精度探索ユニットの設計を行った.この探索ユニットはPE480個からなる.PEアレイ部,その出力より拡張テンプレートごとの予測ブロックとの間の不一致度(差分絶対値和)を算出する部分和演算部,最小の差分絶対値和を検出する比較部で構成している.0.18μm5層メタル配線のCMOSテクノロジを用い,周波数108MHzで動作させる条件で設計したところ,実効探索並列度1当たりの面積が別途設計の3×3ブロック拡張,ビット切り詰め無しのものに比べ65%低減された結果,全体のレイアウト面積は1.96×1.96mm^2となった.