1.8V 800-Mb/s/pin DDR2及び2.5-V 400-Mb/s/pin DDR1の2仕様を1チップで実現した1Gbit DRAMの開発

摘要

高速·大容量DRAMにおいて、DDRl (Double Data Rate1)とDDR2の2仕様を1チップで実現するための2つの回路技術を開発した。 （1）入力回路の基本クロックに、2つの位相を持つ1shotパルス信号を用い、DDRlの入力ラッチ部と同一回路構成で、DDR2の最小周期のクロック(2.5ns)に対しても動作マージンを確保した。 （2）異なる外部電圧に対応するため、耐圧重視の厚い酸化膜厚のトランジスタと、性能重視の薄いトランジスタを組み合わせて適用した小面積出力回路。 本技術により、175.3mm{sup}2の1Gbit DRAMにおいて、800- Mb/s/pin DDR2と400-Mb/s/pin DDRlの高速動作を1チップで実現した。