A 750MHz 144Mb cache DRAM LSI with speed scalable design and programmable at-speed function-array BIST

摘要

動作周波数750 MHz、容量144MbのキャッシュDRAM LSIを開発した。 SRAMへの新規センス方式の適用、及びDRAMの読出しI/O線のタイミング設計により、LSIの高速化を行った。 また、プログラマブルテストエンジンの搭載により、LSI全体機能テストとアレイテストを統合した自己診断を実現した。