FPGAアレイに実装するポアソン方程式とCIP法演算回路の性能評価

摘要

近年，FPGAをHPC用途に使用する例が増加しつつある．我々は，大規模FPGAを搭載し，三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案してきた．本稿では，このFPGAアレイに実装する回路をホストPCから容易に書き換えを可能とした手法や，FPGAアレイとホストPC間で実装したデータバスについて示す．また，ポアソン方程式やCIP法を演算する回路をFPGAアレイに実装したときの性能について考察する．さらに，同等の演算をマイクロプロセッサによるソフトウェア処理や，GPGPUの1つであるCUDAで行い，比較をした．