FPGAアレイに実装するポアソン方程式とCIP法演算回路の性能評価

摘要

近年，FPGAをHPC用途に使用する例が増加しつつある．我々は，大規模FPGAを搭載し，三次元方向にI/Oを装備した小型カードを大量に集積したものをFPGAアレイとして提案してきた．本稿では．このFPGAアレイに実装する回路をホストPCから容易に書き換えを可能とした手法や，FPGAアレイとホストPC間で実装したデータバスについて示す．また，ポアソン方程式やCIP法を演算する回路をFPGAアレイに実装したときの性能について考察する．さらに，同等の演算をマイクロプロセッサによるソフトウェア処理や，GPGPUの1つであるCUDAで行い．比較をした．%In recent years, the examples which use FPGA for the HPC use are increasing. We proposed "FPGA array" which accumulated a lot of small cards with the three-dimensional I/O that installed large-scale FPGA. This paper is shown about the configuration process of FPGA array, and the data bus between FPGA array and the host PC. We consider performance of FPGA array which implemented Poisson equation and CIP method. In addition, we compared FPGA array with software processing by the microprocessor and CUDA.