パイプライン型剰余乗算器と逆元演算器で構成する254bit素数ペアリング計算ハードウェアの高速実装法

摘要

高機能暗号の構成要素のひとつとしてペアリングがあり，高機能暗号の普及にはペアリング計算の高速化が不可欠である．ペアリング計算におけるボトルネックはGF（p）での乗算と逆元計算である．本稿では，現在研究の盛んである254bitのBN曲線上のOptimal Ateペアリングを対象とし，低レイテンシを重要視した高速化のための専用ハードウェアとして32bit分割のパイプライン型剰余乗算器と拡張ユークリッド互助法を用いた逆元演算器を持つアーキテクチャを提案する．Xilinx社のKintex Ultrascale FPGAを搭載したKCU105ボードを用いて実装評価を行い，0.114msでのペアリング計算が可能である結果を得た．