首页> 外文会议>電子情報通信学会;電子情報通信学会ソサイエティ大会 >パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装に対する圧縮自乗算の高速化
【24h】

パイプライン型剰余乗算器を用いたペアリング計算器のFPGA実装に対する圧縮自乗算の高速化

机译:使用流水线余数乘法器的FPGA配对计算器FPGA实现压缩自乘法

获取原文

摘要

様々な付加機能を持つ暗号は高機能暗号と呼ばれ,例え ばクラゥドサーバ上でセキュアに検索処理を行うためなど に需要が高まつている.公開鍵暗号を発展させた高機能暗 号の多くは,計算コストの高いペアリングという演算を用 いて構成されており,ペアリングの高速実装が高機能暗号の本格的実用のための鍵である.現在,最も高速な254ビ ット素体F_p上のBN曲線上のOptimal Ateペアリングの FPGA実装は,長浜らの報告で提案されたものである. 本報告では,報告の実装において,圧縮自乗算のスケジ ユーリングを変更することにより,ペアリングの高速化が わずかながら可能であることを示す.
机译:具有各种附加功能的密码称为高性能加密,例如,为了在云服务器上安全地执行搜索。许多高性能黑暗开发了使用称为高成本配对的操作构建的公钥加密。配对的高速实现是高性能加密 在Nagahama报告中提出了在BN曲线上的BN曲线上的最佳ATE配对的关键实现。当前。在本报告中,在进行报告中,配对的加速是通过改变压缩自乘法的调度稍微可能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号