薄型チップの高強度化

摘要

近作，高度情報ネットワークのブロードバンド化が急速に進んでいる。 これを支える情報通信輔末が，次々と鴎滞機ぶ化されるにつれ，情報端末の小型化，軽嶺化への要求か高まってきている。 この実現には，半導体の小型軽量化かイ叫．欠であり，二、－ド噂体のシステム化，小型化，軽嶺化への要求も加速している。 半導体のシステム化としてほ，複数の機能をもつチップを1つのチップに集積してシステム化するSOC（System on Chip）と，佃別の機能をもつチップを架製技術でシステム化するSIP（System in Package）とがある。 このうちSIPはチップの組み合わせの自由度が高く，比較的技術的な難易度が低いことから各稗の方法が提案されている。 SIPの多くはチップを3次元構層実装することで実現され，パッケージ内でチップを積層する方式，パッケージを横層する方式，チップを見通電極により積層するノ∫式などかある。これらの3次元実装の実現には．チップの瀞型化が重要な技術となる。