耐圧ブースト構造によるSi基板上GaNトランジスタの高耐圧化

摘要

Si基板に空乏層を形成することで、同基板上GaNパワートランジスタの高耐圧化を実現する、いわゆる耐圧ブースト技術を開発した．今回，高ドレイン電圧印加状態において，GaNエピタキシャル層とSi基板の界面に電子チャネルが形成され，この電子チャネルを経路とするリーク電流がトランジスタの耐圧を制限していることを見出した．トランジスタのチップ周辺に，イオン注入により選択的にp型層を形成し，リーク電流を抑制した．これにより，従来，エピタキシャル層の膜厚で決定されていたオフ耐圧が，膜厚を増加させることなく著しく向上することが判明した．膜厚1.9μmのエピタキシャル層において，オフ耐圧2200VとSi基板上GaNトランジスタとしては非常に高い値を得た．