...
机译:全加法器中基于概率的功率门控晶体管的最佳尺寸,以减少泄漏和实现高性能
Leakage Power; W/L Ratio; Full-Adders; Power-Gating; Delay;
机译:全加法器中基于概率的功率门控晶体管的最佳尺寸,以减少泄漏和实现高性能
机译:2×VDD 500 MHz数字输出缓冲器,具有最佳驱动器晶体管,用于使用28-NM CMOS工艺进行压摆率自调节和泄漏减少
机译:高性能提升型源/漏InAs / In0.53Ga0.47As沟道金属氧化物半导体场效应晶体管,使用垂直间隔器可减少泄漏
机译:最佳晶体管尺寸和电压缩放比例,可在固定性能下实现最低能耗
机译:宽比特CMOS纳米加法器拓扑与应用的泄漏减少技术之间的性能折衷。
机译:Pt / CaxSr1-xBi2Ta2O9 / Hf-Al-O / Si高性能铁电门场效应晶体管中铁电晶粒尺寸和取向的研究
机译:根据电路速度,硅面积和高性能数字电路模块的漏电流睡眠晶体管尺寸