机译:通过使用基于FinFET的45nm运算放大器来减少耗散功率和漏电流
Two stage opamp; CMOS vs. Fin-FET; power dissipation; and Leakage current;
机译:通过使用基于FinFET的45nm运算放大器来减少耗散功率和漏电流
机译:使用FinFET的功率门控技术可最小化亚阈值漏电流
机译:利用自控电压电平技术在纳米范围内优化全加器的漏电流和漏功率
机译:基于FinFET的4位优先级编码器的平均功率,泄漏功率和泄漏电流的计算
机译:采用7NM FinFET技术的SRAM单元的漏电攻击恢复设计
机译:当使用级联时不完整的谱系排序会影响从分子系统发生的宏观进化机制的推论:基于鲸类的分析
机译:基于纳米米体制的FinFET施触发的泄漏参数审查