机译:一种低成本的BIST方案,用于在累加器生成的序列中嵌入测试向量
机译:一种低成本的BIST方案,用于在累加器生成的序列中嵌入测试向量
机译:将测试向量嵌入到累加器生成的序列中:线性时间解
机译:使用嵌入式FPGA内核进行低成本内核测试的混合模式BIST
机译:将测试集嵌入到累加器生成的序列中,针对难以检测的故障
机译:MADBIST:一种内置的混合模拟数字集成电路自检方案。
机译:具有无损测试输出压缩方案的低成本并发TSV测试架构
机译:用于蓄能器生成的序列中的测试载体的低成本BIST方案
机译:二维Burgers方程的奇偶跳房型方案的矢量化和交替方向隐式格式