机译:基于线划分的高吞吐量全并行LDPC解码器设计
Res. Inst. of Electr. Commun., Tohoku Univ., Sendai, Japan;
Forward error control (FEC); VLSI; iterative decoding; low-density parity-check (LDPC) codes;
机译:联合设计的可感知体系结构的LDPC卷积码和高吞吐量并行编码器/解码器
机译:具有并行设计的高效分布式视频编码,可在基于CUDA的GPGPU上进行LDPCA解码
机译:一种基于面积的高吞吐量基于移位的LDPC解码器的设计
机译:高吞吐量LDPC解码的高效解码器设计
机译:适用于5G无线的高吞吐量FPGA QC-1DPC解码器架构。
机译:分层最小和迭代构建的一个区域高效和高吞吐量的后验概率LDPC解码器
机译:具有完全并行处理单元的分层LDPC解码器的灵活,经济高效的高吞吐量架构