...
机译:基于占空比调制游标延迟线的PLL片上内置抖动测量电路
Institute of Microelectronics, Peking University Shenzhen Graduate School, Shenzhen 518055, China;
duty-cycle modulation; on-chip test; phase-locked loop (PLL) jitter; vernier delay line;
机译:基于占空比调制游标延迟线的PLL片上内置抖动测量电路
机译:基于可变游标延迟线的PLL内置抖动测量电路
机译:基于欠采样技术的PLL片上长期抖动测量
机译:片上抖动测量架构,使用带有微调延迟线的延迟锁定环路,达到千兆赫兹的数量级
机译:时钟和数据恢复电路的片上抖动测量和缓解技术
机译:片上建设性细胞网络研究(II):使用环形闭路微电极和排成队的心肌细胞网络的片上准体内心脏毒性试验用于室性心动过速/颤动测量
机译:用于锁相环的抖动测量内置自测电路